具有电磁干扰屏蔽的半导体装置及其制造方法制造方法及图纸

阅读:41 留言:0更新日期:2017-05-16 15:30
公开了一种半导体装置以及该半导体装置的制造方法。该半导体装置包括:具有第一侧的基板;多个电元件,设置在该基板的第一侧上,使得该基板和该多个电元件具有在该基板的第一侧上暴露的表面;以及导电模塑料,其包封该基板和该多个电元件在该基板的第一侧上的暴露的表面,并为该多个电元件提供电磁干扰(EMI)屏蔽。

Semiconductor device with EMI shielding and method of manufacturing the same

A semiconductor device and a method of manufacturing the semiconductor device are disclosed. The semiconductor device includes a substrate having a first side; a plurality of electrical components, is disposed on a first side of the substrate, the substrate and the plurality of electrical components having an exposed surface on a first side of the substrate; and a conductive plastics, the encapsulation of the substrate and a plurality of electrical components in the the first side of the substrate on the exposed surface, and electromagnetic interference of the plurality of electrical components (EMI) shielding.

【技术实现步骤摘要】
具有电磁干扰屏蔽的半导体装置及其制造方法
本专利技术涉及一种半导体装置。
技术介绍
对便携式消费电子的需求的大量增长推动对高容量存储器件的需求。诸如闪存存储卡的非易失性半导体存储器件,正变得被广泛使用以满足数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计以及它们的高可靠和大容量使得这样的存储器件对于在多种电子装置中使用是理想的。随着电子部件变得更小并且在更高频率工作,由电磁干扰(EMI)和射频干扰(RFI)引起的噪声和串扰更加成为问题。电磁(EM)辐射被携带快速变化的信号的电路作为其正常操作的副产品发射。这样的电磁辐射将EMI和/或RFI引入到其它电路,导致不期望的干扰或噪声。已经作出了努力来在带级别或者单独的单元级别施加导电镀膜进行屏蔽EM和/或RF辐射的发射和接收。图1是在带级别施加EMI屏蔽的传统的方法的流程图。如图1所示,在裸芯粘附步骤110中,多个半导体裸芯被安装在排列于基板带中的各个单独的基板上。接着,在引线键合步骤120中,形成多个引线键合体以电连接各个半导体裸芯和基板。接着,在模塑步骤130中,模塑料形成在整个基板带之上以包封半导体裸芯和引线键合体。然后,在EMI屏蔽涂覆步骤140中,EMI屏蔽层被施加到模塑料的顶表面上。最后,在单片化步骤150中,通过在邻近的半导体装置之间切开EMI屏蔽层、模塑料和基板,基板带被分隔以单片化为封装形式的单独的半导体器件。按此方法,可以在带级别更加有效地提供EMI屏蔽,但是仅在单独的半导体器件的顶表面上提供EMI屏蔽,因此半导体器件仍缺少在其侧表面上的EMI屏蔽。图2是在单元级别施加EMI屏蔽的传统的方法的流程图。如图2所示,在类似于图1中所述的裸芯粘附步骤210、引线键合步骤220和模塑步骤230之后,在单片化步骤240中单片化为单独的半导体器件。接着在封装体粘附步骤250中,单独半导体器件被转移并通过例如使用双面胶被粘附到共同的载体上。然后在EMI屏蔽涂覆步骤260中,例如通过溅镀工艺,在每个半导体装置的暴露的外表面用EMI屏蔽层镀膜。然后,在封装体释放步骤270中,具有EMI屏蔽层380的单独的半导体器件被从位于下面的载体释放以进行进一步的工艺。按此方法,EMI屏蔽可以不仅提供在半导体器件的顶表面上,而且提供在半导体器件的侧表面上。图3是通过图2中示出的单元级别方法制造的具有EMI屏蔽的半导体装置300的侧视图。半导体装置300包括基板310和基板310上的多个半导体裸芯320,半导体裸芯320堆叠为例如阶梯构造。基板310和半导体裸芯320经由引线键合体330电性耦合,引线键合体330形成在基板310的(多个)接触垫314和半导体裸芯320的(多个)裸芯垫324之间。半导体装置300还包括绝缘模塑料340,其包封基板310上的半导体裸芯320、引线键合体330和其它的元件,例如模拟元件(未示出)。半导体装置300还包括EMI屏蔽层350,其覆盖模塑料340的外表面以及基板300的侧表面。EMI屏蔽层350电连接至暴露于基板310的侧表面上的接地层312。为了满足半导体装置的严格的尺寸要求,EMI屏蔽层350被典型的制造为更薄,上表面上的EMI屏蔽层350具有大约6μm至12μm的厚度,而侧表面上的EMI屏蔽层350具有大约2.4μm至4.8μm的厚度。如此薄的EMI屏蔽层会经受机械损伤,例如操作期间的刮擦,并且由于其薄厚度,不能满足半导体装置的愈发严格的EMI屏蔽需求。以上描述的单元级别的工艺还具有一些缺点,例如由于单元级别上操作的带来的低效率,以及额外的污染,其例如来自封装体贴附步骤250中使用的双面胶带。
技术实现思路
本技术一个方面,提供一种半导体装置,其包括:具有第一侧的基板;多个电元件,其设置在该基板的第一侧上,使得该基板和该多个电元件具有在该基板的第一侧上暴露的表面;以及导电模塑料,其包封该基板和该多个电元件在该基板的第一侧上的暴露的表面,并为所述多个电元件提供电磁干扰(EMI)屏蔽。在一些实施例中,电元件还包括一个或多个半导体裸芯;一个或多个模拟元件;以及在该一个或多个半导体裸芯、该一个或多个模拟元件以及该基板之间电连接的一个或多个电传导元件,该基板和该多个电元件在该基板的第一侧上暴露的表面涂覆有绝缘材料层。该基板包括位于该基板的第一侧上的一个或多个接地接触图案,该一个或多个接地接触图案与该导电模塑料电连接。该基板包括印刷电路板(PCB)、引线框以及带自动键合(TAB)带。绝缘材料可以包括裸芯连接膜(DAF)或引线嵌入膜(WEF)材料。在一些实施例中,导电模塑料包括分散有导电填料的聚合物基质。导电填料包括金颗粒、铜颗粒、碳颗粒、包括碳纳米纤维的碳纳米结构(CNS),或者不锈钢纤维。在一些实施例中,一个或多个电传导元件包括以下所述的至少一种:形成在基板上的电路图案或者接触垫、形成在半导体裸芯上的键合垫、以及引线键合体,引线键合体包括形成在相应的半导体裸芯之间或相应的半导体裸芯和基板之间的键合引线。在一些实施例中,一个或多个半导体裸芯包括控制器裸芯和存储器裸芯中的至少一个。一个或多个半导体裸芯包括堆叠为阶梯构造或垂直构造的多个半导体裸芯。在本专利技术的另一方面,提供一种半导体装置的制造方法。该方法包括以下步骤:制备半导体装置带,该半导体装置带包括基板带,该基板带包括设置为阵列的多个基板,以及在该基板带的第一侧设置在每个基板上的多个电元件,该基板和该多个电元件具有在该基板带的第一侧上的暴露的表面;以及采用导电模塑料包封该基板和该多个电元件的在该基板带的第一侧上的暴露的表面,为每个基板上的所述多个电元件提供电磁干扰(EMI)屏蔽。在一些实施例中,在包封该基板和该多个电元件的在该基板带的第一侧上的暴露的表面的步骤之前,该方法还包括施加绝缘材料层至该基板和该多个电元件的在该基板带的第一侧上的暴露的表面的步骤。在施加绝缘材料的步骤之后,该方法还包括通过移除施加在该至少一个接地接触图案上的绝缘材料层以暴露每个基板上的该至少一个接地接触图案的步骤。在包封该基板和该多个电元件的在该基板带的第一侧上的暴露的表面的步骤之后,该方法还包括通过刀片切割或激光切割以单体化该半导体装置的步骤。在一些实施例中,施加绝缘材料层至该基板和该多个电元件的暴露的表面的步骤还包括:将该半导体装置带浸渍在绝缘材料的溶液中,使得该基板带的第一侧上的该基板和该多个电元件的在该基板带的第一侧上的暴露的表面与该绝缘材料的溶液直接接触;将该半导体装置带由该绝缘材料的溶液中取出,使得该绝缘材料层贴附于该基板和该多个电元件的在该基板带的第一侧上的暴露的表面;以及固化贴附于该基板和该多个电元件的在该基板带的第一侧上的暴露的表面上的该绝缘层。可以重复以上步骤。在一些实施例中,绝缘材料层的固化是通过热固化或光固化来实施。绝缘材料的溶液包括分散在液体溶剂中的裸芯连接膜(DAF)或引线嵌入膜(WEF)的绝缘材料的颗粒。附图说明图1是具有EMI屏蔽层的半导体装置的常规制造方法的流程图。图2是具有EMI屏蔽层的半导体装置的另一种常规制造方法的流程图。图3是具有EMI屏蔽层的常规半导体装置的示意性侧视图。图4是根据本技术的实施例的半导体装置的示意性侧视图本文档来自技高网
...
具有电磁干扰屏蔽的半导体装置及其制造方法

【技术保护点】
一种半导体装置,包括:具有第一侧的基板;多个电元件,其设置在该基板的第一侧上,使得该基板和该多个电元件具有在该基板的第一侧上暴露的表面;以及导电模塑料,其包封该基板和该多个电元件在该基板的第一侧上的暴露的表面,并为所述多个电元件提供电磁干扰(EMI)屏蔽。

【技术特征摘要】
1.一种半导体装置,包括:具有第一侧的基板;多个电元件,其设置在该基板的第一侧上,使得该基板和该多个电元件具有在该基板的第一侧上暴露的表面;以及导电模塑料,其包封该基板和该多个电元件在该基板的第一侧上的暴露的表面,并为所述多个电元件提供电磁干扰(EMI)屏蔽。2.如权利要求1所述的半导体装置,其中所述电元件还包括一个或多个半导体裸芯;一个或多个模拟元件;以及在该一个或多个半导体裸芯、该一个或多个模拟元件以及该基板之间电连接的一个或多个电传导元件,该基板和该多个电元件在该基板的第一侧上暴露的表面涂覆有绝缘材料层。3.如权利要求1所述的半导体装置,其中该基板包括位于该基板的第一侧上的一个或多个接地接触图案,该一个或多个接地接触图案与该导电模塑料电连接。4.如权利要求1所述的半导体装置,其中该导电模塑料包括分散有导电填料的聚合物基质。5.如权利要求4所述的半导体装置,其中该导电填料包括金颗粒、铜颗粒、碳颗粒、包括碳纳米纤维的碳纳米结构(CNS)、或者不锈钢纤维。6.如权利要求2所述的半导体装置,其中该一个或多个电传导元件包括以下所述的至少一种:形成在基板上的电路图案或者接触垫、形成在半导体裸芯上的键合垫、以及引线键合体,所述引线键合体包括形成在相应的半导体裸芯之间或相应的半导体裸芯和基板之间的键合引线。7.如权利要求1所述的半导体装置,其中该一个或多个半导体裸芯包括控制器裸芯和存储器裸芯中的至少一个。8.如权利要求所述的半导体装置,其中该一个或多个半导体裸芯包括堆叠为阶梯构造或垂直构造的多个半导体裸芯。9.如权利要求2所述的半导体装置,其中该绝缘材料包括用于裸芯连接膜(DAF)或引线嵌入膜(WEF)的绝缘材料。10.如权利要求1所述的半导体装置,其中该基板包括印刷电路板(PCB)、引线框以及带自动键合(TAB)带。11.一种制造半导体装置的方法,所述方法包括以下步骤:制备半导体装置带,该半导体装置带包括基板带,该基板带包括设置为阵列的多个基板,以及在该基板带的第一侧设置在每个基板上的多个电元件,该基板和该多个电元件具有在该基板带的第一侧上的暴露的表面;以及采用导电模塑料包封该基板和该多个电元件的在该基板带的第一侧上的暴露的表面,为每个基板上的所述多个电元件提供电磁干扰(EMI)屏蔽。12.如权利要求11所述的方法,其中该电元件还包括一个或多个半导体裸芯、一个或多个模拟元件、以及...

【专利技术属性】
技术研发人员:严俊荣徐辉陈昌恩莫金理王丽王伟利路昕
申请(专利权)人:晟碟半导体上海有限公司晟碟信息科技上海有限公司
类型:发明
编号:201510751041
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1