一种联合封装的功率半导体器件制造技术

本实用新型专利技术公开一种联合封装的功率半导体器件，包括上盖、基座、第一半导体芯片、第二半导体芯片和CPU，所述上盖上面设置有热管，所述热管嵌入于上盖设置，所述上盖内设置有铜管，所述铜管与上盖为一体式设置，所述铜管为波浪状设置，所述上盖下面设置有隔热板，所述上盖、基座和隔热板之间形成有第一密封腔、第二密封腔和第三密封腔，所述第一半导体芯片位于第一密封腔内，所述第二半导体芯片位于第二密封腔内，所述CPU位于第三密封腔内，所述第一半导体芯片、第二半导体芯片和CPU均与基座电性连接，所述第一半导体芯片、第二半导体芯片均与CPU连接；该联合封装的功率半导体器件具有优秀的散热效果。

【技术实现步骤摘要】

本技术涉及一种联合封装的功率半导体器件。
技术介绍
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化(PostMoldCure)、切筋和成型(Trim&Form)、电镀(Plating)以及打印等工艺。典型的封装工艺流程为:划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。半导体封装正向着联合封装方面发展，即是同时将多个半导体芯片同时进行塑封，然而目前的功率型半导体封装由于自身功率较大发热量大，而散热性能一般，多个半导体芯片同时进行塑封寿命短。
技术实现思路
本技术要解决的技术问题是提供一种具有优秀的散热效果的联合封装的功率半导体器件。为解决上述问题，本技术采用如下技术方案：一种联合封装的功率半导体器件，包括上盖、基座、第一半导体芯片、第二半导体芯片和CPU，所述上盖上面设置有热管，所述热管嵌入于上盖设置，所述上盖内设置有铜管，所述铜管与上盖为一体式设置，所述铜管为波浪状设置，所述上盖下面设置有隔热板，所述上盖、基座和隔热板之间形成有第一密封腔、第二密封腔和第三密封腔，所述第一半导体芯片位于第一密封腔内，所述第二半导体芯片位于第二密封腔内，所述CPU位于第三密封腔内，所述第一半导体芯片、第二半导体芯片和CPU均与基座电性连接，所述第一半导体芯片、第二半导体芯片均与CPU连接。作为优选，所述热管设置有一个以上。作为优选，所述热管呈矩形阵列分布。作为优选，所述铜管表面为镀银设置，不仅可以防止铜管被氧化，而还可以提升导热效果。作为优选，所述热管与上盖之间设置有导热硅脂，可以加快热管与上盖之间的热传递速度。作为优选，所述上盖与基座为一体式设置，整体性好，结构稳定。作为优选，所述隔热板上设置有过线孔，可以方便接线。作为优选，所述隔热板设置有2块。本技术的有益效果为：通过在上盖上面设置有热管，具有良好的潜热效果，而且上盖内设置有波浪状的铜管，冷空气可以不断进行到铜管内，将外壳内的热量带出，同时第一半导体芯片、第二半导体芯片和CPU均位于独立的密封腔内，防止互相影响。附图说明图1为本技术一种联合封装的功率半导体器件的整体结构示意图。具体实施方式如图1所示，一种联合封装的功率半导体器件，包括上盖1、基座2、第一半导体芯片3、第二半导体芯片4和CPU5，所述上盖1上面设置有热管6，所述热管6嵌入于上盖1设置，所述上盖1内设置有铜管7，所述铜管7与上盖1为一体式设置，所述铜管7为波浪状设置，所述上盖1下面设置有隔热板8，所述上盖1、基座2和隔热板8之间形成有第一密封腔9、第二密封腔10和第三密封腔11，所述第一半导体芯片3位于第一密封腔9内，所述第二半导体芯片4位于第二密封腔内10，所述CPU5位于第三密封腔11内，所述第一半导体芯片3、第二半导体芯片4和CPU5均与基座2电性连接，所述第一半导体芯片3、第二半导体芯片4均与CPU5连接所述热管6设置有一个以上。所述热管6呈矩形阵列分布。所述铜管7表面为镀银设置，不仅可以防止铜管7被氧化，而还可以提升导热效果。所述热管6与上盖1之间设置有导热硅脂(未图示)，可以加快热管6与上盖1之间的热传递速度。所述上盖1与基座2为一体式设置，整体性好，结构稳定。所述隔热板8上设置有过线孔(未图示)，可以方便接线。所述隔热板8设置有2块。本技术的有益效果为：通过在上盖上面设置有热管，具有良好的潜热效果，而且上盖内设置有波浪状的铜管，冷空气可以不断进行到铜管内，将外壳内的热量带出，同时第一半导体芯片、第二半导体芯片和CPU均位于独立的密封腔内，防止互相影响。以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种联合封装的功率半导体器件，其特征在于：包括上盖、基座、第一半导体芯片、第二半导体芯片和CPU，所述上盖上面设置有热管，所述热管嵌入于上盖设置，所述上盖内设置有铜管，所述铜管与上盖为一体式设置，所述铜管为波浪状设置，所述上盖下面设置有隔热板，所述上盖、基座和隔热板之间形成有第一密封腔、第二密封腔和第三密封腔，所述第一半导体芯片位于第一密封腔内，所述第二半导体芯片位于第二密封腔内，所述CPU位于第三密封腔内，所述第一半导体芯片、第二半导体芯片和CPU均与基座电性连接，所述第一半导体芯片、第二半导体芯片均与CPU连接。

【技术特征摘要】
1.一种联合封装的功率半导体器件，其特征在于：包括上盖、基
座、第一半导体芯片、第二半导体芯片和CPU，所述上盖上面设置有
热管，所述热管嵌入于上盖设置，所述上盖内设置有铜管，所述铜管
与上盖为一体式设置，所述铜管为波浪状设置，所述上盖下面设置有
隔热板，所述上盖、基座和隔热板之间形成有第一密封腔、第二密封
腔和第三密封腔，所述第一半导体芯片位于第一密封腔内，所述第二
半导体芯片位于第二密封腔内，所述CPU位于第三密封腔内，所述第
一半导体芯片、第二半导体芯片和CPU均与基座电性连接，所述第一
半导体芯片、第二半导体芯片均与CPU连接。
2.根据权利要求1所述的联合封装的功率半导体器件，其特征在
于：...

【专利技术属性】
技术研发人员：王伟，
申请(专利权)人：天津津泰锝科技有限公司，
类型：新型
国别省市：天津;12