【技术实现步骤摘要】
本技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。
技术介绍
如图1所示，在现有技术的TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜晶体管-液晶显示装置)的GOA(GateOnArray，阵列基板行驱动)设计中，在下拉保持阶段T4对下拉节点PD充电时间是50％的时间(即第一时钟信号CLKB为高电平的时间段)，另一半时间(即CLKB为低电平的时间段)由于下拉控制节点PD_CN无法很好关闭，导致下拉节点PD的电位随第二时钟信号CLK下拉，上拉节点PU的噪声和栅极驱动信号的噪声较大(在图1中，Input是输入信号)。也即，在下拉保持阶段T4，当第一时钟信号CLKB为高电平时下拉控制节点PD_CN的电位能保持为高电平，从而使得下拉节点PD接入第一时钟信号CLKB，下拉节点PD的电位也为高电平；而在下拉保持阶段T4，当第一时钟信号CLKB为低电平时，下拉控制节点PD_CN的电位仍保持为高电平，这样下拉节点PD的电位会被拉低，从而可能会导致栅极驱动信号输出端的错误输出。
技术实现思路
本技术的主要目的在于提供一种移位寄存器单元、栅极驱动电路和显示装置，解决在每一显示周期的下拉保持阶段由于下拉控制节点PD_CN的电位不能保持为低电平而使得下拉节点PD漏电而导致的栅极驱动信号和上拉节点存在噪声的问题。为了达到上述目的，本技术提供了一种...
【技术保护点】
一种移位寄存器单元，其特征在于，包括：栅极驱动信号输出端；上拉控制单元，分别与所述栅极驱动信号输出端和上拉节点连接，用于在每一显示周期的输入阶段和输出阶段控制上拉所述上拉节点的电位，在每一显示周期的输出阶段控制所述栅极驱动信号输出端输出高电平；下拉单元，分别与下拉节点和所述栅极驱动信号输出端连接，用于在每一显示周期的下拉保持阶段在所述下拉节点的控制下控制所述栅极驱动信号输出端输出低电平；下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、下拉控制节点和低电平输入端连接，用于在每一显示周期的输入阶段和输出阶段在所述上拉节点的控制下控制所述下拉节点与所述低电平输入端连接，在每一显示周期的下拉保持阶段在所述下拉控制节点的控制下控制所述下拉节点与所述第一时钟信号输入端连接；以及，下拉控制节点控制单元，分别与所述第一时钟信号输入端、第二时钟信号输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第一时钟信号为高电平时控制所述下拉控制节点与所述第一时钟信号输入端连接，在每一显示周期的下拉保持阶段当第二时钟信号为高电平时控制所述下拉控制节点与所述低电平输入端连接；在每一显示周...
【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：
栅极驱动信号输出端；
上拉控制单元，分别与所述栅极驱动信号输出端和上拉节点连接，用于在
每一显示周期的输入阶段和输出阶段控制上拉所述上拉节点的电位，在每一显
示周期的输出阶段控制所述栅极驱动信号输出端输出高电平；
下拉单元，分别与下拉节点和所述栅极驱动信号输出端连接，用于在每一
显示周期的下拉保持阶段在所述下拉节点的控制下控制所述栅极驱动信号输
出端输出低电平；
下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、
下拉控制节点和低电平输入端连接，用于在每一显示周期的输入阶段和输出阶
段在所述上拉节点的控制下控制所述下拉节点与所述低电平输入端连接，在每
一显示周期的下拉保持阶段在所述下拉控制节点的控制下控制所述下拉节点
与所述第一时钟信号输入端连接；以及，
下拉控制节点控制单元，分别与所述第一时钟信号输入端、第二时钟信号
输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第一
时钟信号为高电平时控制所述下拉控制节点与所述第一时钟信号输入端连接，
在每一显示周期的下拉保持阶段当第二时钟信号为高电平时控制所述下拉控
制节点与所述低电平输入端连接；
在每一显示周期的下拉保持阶段，所述第一时钟信号和所述第二时钟信号
反相。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制节
点控制单元包括：
第一下拉控制节点控制模块，分别与所述下拉控制节点、所述第二时钟信
号输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第
二时钟信号为高电平时控制所述下拉控制节点与所述低电平输入端连接；以
及，
第二下拉控制节点控制模块，分别与所述第一时钟信号输入端和所述下拉
\t控制节点连接，用于在每一显示周期的下拉保持阶段当第一时钟信号为高电平
时控制所述下拉控制节点与所述第一时钟信号输入端连接。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一下拉控
制节点控制模块包括：第一下拉控制节点控制晶体管，栅极与所述第二时钟信
号输入端连接，第一极与所述下拉控制节点连接，第二极与所述低电平输入端
连接。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述第二下拉控
制节点控制模块包括：第二下拉控制节点控制晶体管，栅极和第一极都与所述
第一时钟信号输入端连接，第二极与所述下拉控制节点连接。
5.如权利要求2至4中任一权利要求所述的移位寄存器单元，其特征在
于，所述下拉控制节点控制单元还包括：第三下拉控制节点控制模块，分别与
所述下拉控制节点、所述上拉节点和所述低电平输入端连接，用于在每一显示
周期的输入阶段和输出阶段在所述上拉节点的控制下控制所述下拉控制节点
与所述低电平输入端连接。
6.如权利要求5所述的移位寄存器单元，其特征在于，所述第三下拉控
制节点控制模块包括：第三下拉控制节点控制晶体管，栅极与所述上拉节点连
接，第一极与所述下拉控制节点连接，第二极与所述低电平输入端连接。
7.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在
于，所述下拉节点控...
【专利技术属性】
技术研发人员：陈华斌，
申请(专利权)人：北京京东方显示技术有限公司，京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。