一种并联结构的LED芯片制造技术

本实用新型专利技术公开了一种并联结构的LED芯片，包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，外延结构依次包括N型半导体层、发光层及P型半导体层，其特征在于，外延结构之间形成有若干隔离槽，外延结构由隔离槽隔离形成若干隔离区，隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，第二隔离槽位于第一隔离槽围设的区域内，N电极位于第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。本实用新型专利技术通过并联结构能够使LED芯片的电流均匀分布，减少了电极及引脚对出光的吸收，增加侧壁的出光，提高了LED芯片的发光亮度。

【技术实现步骤摘要】

本技术涉及半导体发光器件
，尤其涉及一种并联结构的LED芯片。
技术介绍
发光二极管（Light-Emitting Diode，LED）是一种能发光的半导体电子元件。这种电子元件早在1962年出现，早期只能发出低亮度的红光，之后发展出其他单色光的版本，时至今日能发出的光已遍及可见光、红外线及紫外线，亮度也提高到相当的亮度。而用途也由初时作为指示灯、显示板等；随着技术的不断进步，发光二极管已被广泛的应用于显示器、装饰和照明。LED芯片结构目前分成正装、倒装、垂直三种结构，目前正装结构是使用最多的。对于正装结构的LED芯片，随着LED芯片尺寸变大，为了降低电压提升亮度，现有技术中通常通过电极引脚的增加来实现，但是增加的电极引脚不利于芯片出光，降低了LED的发光亮度。因此，针对上述技术问题，有必要提供一种并联结构的LED芯片。
技术实现思路
本技术的目的在于提供一种并联结构的LED芯片，有效提高了LED芯片的发光亮度。为了实现上述目的，本技术实施例提供的技术方案如下：一种并联结构的LED芯片，所述LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，所述外延结构依次包括N型半导体层、发光层及P型半导体层，所述外延结构之间形成有若干隔离槽，外延结构由所述隔离槽隔离形成若干隔离区，所述隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，所述第二隔离槽位于第一隔离槽围设的区域内，所述N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，所述P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。作为本技术的进一步改进，所述外延结构还包括位于P型半导体层上的透明导电层，所述透明导电层的形状与P型半导体层的形状相同。作为本技术的进一步改进，所述LED芯片中还包括电流阻挡层，所述电流阻挡层位于第一隔离槽内，且所述P电极全部位于所述电流阻挡层上。作为本技术的进一步改进，所述LED芯片还包括与所述N电极电性连接的第一焊盘以及与所述P电极电性连接的第二焊盘。作为本技术的进一步改进，所述LED芯片还包括保护层，所述保护层至少覆盖所述隔离区，所述第一焊盘和第二焊盘位于保护层未覆盖的区域。作为本技术的进一步改进，所述隔离区呈矩形阵列分布，第一隔离槽位于相邻行隔离区之间及LED芯片外侧区域，第二隔离槽位于相邻列隔离区之间。本技术的有益效果是：本技术通过将外延结构隔离呈多个隔离区，实现多个隔离区并联结构的LED芯片，通过并联结构能够使LED芯片的电流均匀分布，减少了电极及引脚对出光的吸收，增加侧壁的出光，提高了LED芯片的发光亮度。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术一具体实施方式中并联结构LED芯片的平面结构示意图；图2为图1中并联结构LED芯片A-A处的剖视结构示意图；图3为本技术一具体实施方式中单颗LED芯片划分为并联结构LED芯片的示意图；图4a~4f为本技术一具体实施方式中并联结构LED芯片的制造方法工艺步骤图。具体实施方式为了使本
的人员更好地理解本技术中的技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。本技术公开了一种并联结构的LED芯片，该LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，外延结构依次包括N型半导体层、发光层及P型半导体层，外延结构之间形成有若干隔离槽，外延结构由隔离槽隔离形成若干隔离区，隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，第二隔离槽位于第一隔离槽围设的区域内，N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。参图1、图2所示，本技术的一具体实施方式中并联结构的LED芯片100依次包括：衬底10，衬底可以是蓝宝石、Si、SiC、GaN、ZnO等；N型半导体层20，N型半导体层可以是N型GaN等；发光层30，发光层可以是GaN、InGaN等；P型半导体层40，P型半导体层可以是P型GaN等；N电极50及P电极60，N电极50设置于N型半导体层20上，且与N型半导体层20电性连接，P电极60与P型半导体层40电性连接。本实施方式中外延结构包括N型半导体层20、发光层30及P型半导体层40，外延结构之间形成有若干隔离槽，隔离槽将外延结构隔离形成若干隔离区，优选地，本实施方式中以三行两列共6个隔离区101、102、103、104、105和106为例进行说明。其中，隔离槽包括刻蚀至衬底10的第一隔离槽91及刻蚀至N型半导体层20的第二隔离槽92，如本实施例中，第一隔离槽91形成于外延结构的外侧三个边框以及相邻行的隔离区之间，第二隔离槽92形成于相邻列的隔离区之间，且第二隔离槽92位于第一隔离槽91围设的区域内，第一隔离槽91和第二隔离槽92将外延结构分隔成6个隔离区101、102、103、104、105和106。优选地，本实施方式中上面4个隔离区101、102、103、104完全隔离，仅下方的N型半导体层在第二隔离槽92内未隔离，而下方的两个隔离区105和106为部分隔离，在其他实施方式中也可以采用其他完全隔离或部分隔离的方式，此处不再详细进行说明。进一步地，在本实施方式中P型半导体层40上还设有透明导电层70，透明导电层的形状与P性半导体层40的形状完全相同，也被隔离槽隔离分别位于各个隔离区中。本实施方式中的透明导电70为ITO透明导电层，在其他实施例中也可以为ZITO、ZIO、GIO、ZTO、FTO、AZO、GZO、In4Sn3O12、NiAu等透明导电层，进一步地，透明导电层可以为一层，也可以为上述透明导电层中两种或两种以上的组合层结构。在外延结构的外侧三个边框处的第一隔离槽91中形成有电流阻挡层80，电流阻挡层80由SiO2等绝缘材料形成，P电极60形成于该电流阻挡层80上方，且P电极60分别与每个隔离区内的透明导电层70电性连接，进而P电极60与P型半导体层40也间接电性连接。通过电流阻挡层80的设置，可以阻挡P电极60下方的电流，提高出光效率。同时，在第二隔离槽92中的N型半导体层20上形成有N电极50，由于第二隔离槽92中的N型半导体层20未进行刻蚀，因此该N电极50可以分别与每个隔离区中的N型半导体层20电性连接。通过上述结构的设计，每个隔离区中的N型半导体层20均与N电极50电性连接，每个隔离区中的P性半导体层40均与P电极60电性连接，因此，所有隔离区中的外延结构在P电极和N电极之间呈并联结构。进一步地，通过在外延结本文档来自技高网...

【技术保护点】
一种并联结构的LED芯片，所述LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，所述外延结构依次包括N型半导体层、发光层及P型半导体层，其特征在于，所述外延结构之间形成有若干隔离槽，外延结构由所述隔离槽隔离形成若干隔离区，所述隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，所述第二隔离槽位于第一隔离槽围设的区域内，所述N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，所述P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。

【技术特征摘要】
1.一种并联结构的LED芯片，所述LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，所述外延结构依次包括N型半导体层、发光层及P型半导体层，其特征在于，所述外延结构之间形成有若干隔离槽，外延结构由所述隔离槽隔离形成若干隔离区，所述隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，所述第二隔离槽位于第一隔离槽围设的区域内，所述N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，所述P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。2.根据权利要求1所述的并联结构的LED芯片，其特征在于，所述外延结构还包括位于P型半导体层上的透明导电层，所述透明导电层的形状与P型半导体层的形状...

【专利技术属性】
技术研发人员：李庆，刘撰，陈立人，
申请(专利权)人：聚灿光电科技股份有限公司，
类型：新型
国别省市：江苏;32