LTPS阵列基板的制作方法技术

本发明专利技术提供一种LTPS阵列基板的制作方法，通过采用一道半色调光罩将NMOS区的第一多晶硅层的N型重掺杂与沟道掺杂、及PMOS区的第二多晶硅层的P型重掺杂这三道原本需要三道光罩的制程整合到一道光罩制程中，节省两道曝光制程，大大提升曝光产能，同时节省了两张光罩的制作成本，可有效降低LTPS阵列基板的制作成本，制得的LTPS阵列基板具有良好的电学性能。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种LTPS阵列基板的制作方法。
技术介绍
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin Film Transistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。低温多晶娃(Low Temperature Poly Silicon，LTPS)是广泛用于中小电子产品中的一种液晶显示技术。传统的非晶硅材料的电子迀移率约0.5-1.0cmVV.S，而低温多晶硅的电子迀移率可达30-300cm2/V.S。因此，低温多晶硅液晶显示器具有高解析度、反应速度快、尚开口率等诸多优点。但是另一方面，由于LTPS半导体器件的体积小、集成度高，所以整个LTPS阵列基板的制备工艺复杂，生产成本较高。如图1-6所不，为现有的CM0S(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)LTPS阵列基板的制作方法，包括如下步骤:步骤1、如图1所示，提供一基板100，在所述基板100上定义出NM0S(Negativechannel Metal Oxide Semiconductor，N型金属氧化物半导体)区与PM0S(Positivechannel Metal Oxide Semiconductor，P型金属氧化物半导体)区；在所述基板100上沉积第一金属层，采用光刻制程对所述第一金属层进行图形化处理，得到位于NM0S区的遮光(Light Shield)层200;步骤2、如图2所示，在所述基板100上依次沉积缓冲层300与非晶硅(a-Si)层，通过准分子激光退火工艺(ELA)将所述非晶硅(a-Si)层转化为多晶硅(poly-Si)层，采用光刻制程对所述多晶硅层进行图形化处理，得到位于NM0S区的第一多晶硅层410、及位于PM0S区的第二多晶硅层420;步骤3、如图3所示，在所述第一多晶硅层410、第二多晶硅层420、及缓冲层300上涂布第一光阻层510，利用光罩对第一光阻层510进行曝光、显影后，对NM0S区的第一多晶硅层410进行沟道(Channel)掺杂；步骤4、如图4所示，在所述第一多晶硅层410、第二多晶硅层420、及缓冲层300上涂布第二光阻层520，利用光罩对第二光阻层520进行曝光、显影后，对NM0S区的第一多晶硅层410的两端进行N型重掺杂；步骤5、如图5所示，在所述第一多晶硅层410、第二多晶硅层420、及缓冲层300上依次沉积栅极绝缘层600和第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层410与第二多晶硅层420上方的第一栅极710与第二栅极720;以第一栅极710为掩模对所述第一多晶硅层410进行N型轻掺杂；步骤6、如图6所示，在所述第一栅极710、第二栅极720、及栅极绝缘层600上涂布第三光阻层800，利用光罩对第三光阻层800进行曝光、显影后，对所述第二多晶硅层420的两侧进行P型重掺杂；步骤7、在所述第一栅极710、第二栅极720、及栅极绝缘层600上依次制作层间绝缘层、源漏极层、平坦化层、公共电极层、钝化保护层、及像素电极层等结构。上述LTPS阵列基板的制作方法中，NM0S区的第一多晶硅层410的沟道掺杂与N型重掺杂、及PM0S区的第二多晶硅层420的P型重掺杂这三道制程均需要使用光刻工艺进行掺杂，共需要三道光罩，制程繁琐且生产成本高，因此，有必要提供一种LTPS阵列基板的制作方法，以解决该技术问题。
技术实现思路
本专利技术的目的在于提供一种LTPS阵列基板的制作方法，可有效降低LTPS阵列基板的制作成本，且制得的LTPS阵列基板具有良好的电学性能。为实现上述目的，本专利技术提供一种LTPS阵列基板的制作方法，包括如下步骤:步骤1、提供一基板，在所述基板上定义出NM0S区与PM0S区，在所述基板上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NM0S区的遮光层；步骤2、在所述遮光层、及基板上形成缓冲层，在所述缓冲层上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，对所述多晶硅层进行图形化处理，得到位于NM0S区的第一多晶硅层、及位于PM0S区的第二多晶硅层；步骤3、在所述第一多晶硅层、第二多晶硅层、及缓冲层上涂布光阻层，采用一道半色调光罩对所述光阻层进行曝光、显影后，在所述光阻层上形成对应于所述第二多晶硅层两端的第一通孔，暴露出所述第二多晶硅层的两端，同时在所述光阻层上形成对应于所述第一多晶硅层两端的第一凹槽；以所述光阻层为掩模，对所述第二多晶硅层的两端进行P型重掺杂，得到两P型重掺杂区，所述第二多晶硅层上位于两P型重掺杂区之间的区域形成第二沟道区；采用干蚀刻制程对所述光阻层进行灰化，减薄所述光阻层的厚度，使得第一凹槽转化为第二通孔，暴露出所述第一多晶硅层的两端，以所述光阻层为掩模，对所述第一多晶硅层的两端进行N型重掺杂，得到两N型重掺杂区；采用光阻剥离制程将剩余的光阻层完全剥离，暴露出第一多晶硅层与第二多晶硅层，对所述第一多晶硅层、及第二多晶硅层进行P型轻掺杂，以实现对所述第一多晶硅层的沟道掺杂。所述LTPS阵列基板的制作方法还包括如下步骤:步骤4、在所述第一多晶硅层、第二多晶硅层、及缓冲层上沉积栅极绝缘层，在所述栅极绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层与第二多晶硅层上方的第一栅极与第二栅极；以所述第一栅极为光罩对所述第一多晶硅层进行N型轻掺杂，得到分别位于两N型重掺杂区内侧的两N型轻掺杂区，所述第一多晶硅层上位于两N型轻掺杂区之间的区域形成第一沟道区；步骤5、在所述第一栅极、第二栅极、及栅极绝缘层上沉积层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到位于所述N型重掺杂区上方的第一过孔及位于所述P型重掺杂区上方的第二过孔；步骤6、在所述层间绝缘层上沉积第三金属层，对所述第三金属层进行图形化处理，得到第一源极、第一漏极、第二源极、第二漏极，所述第一源极、第一漏极分别通过第一过孔与N型重掺杂区相接触，所述第二源极、第二漏极分别通过第二过孔与P型重掺杂区相接触；步骤7、在所述第一源极、第一漏极、第二源极、第二漏极、及层间绝缘层上形成平坦层，对所述平坦层进行图形化处理，得到位于所述第一漏极上方的第三过孔；步骤8、在所述平坦层上沉积第一透明导电氧化物层，对所述第一透明导电氧化物层进行图形化处理，得到公共电极；步骤9、在所述公共电极、及平坦层上沉积钝化保护层，所述钝化保护层包覆所述平坦层上的第三过孔，之后对所述钝化保护层进行图形化处理，得到位于所述第三过孔底部的钝化保护层上的第四过孔；步骤10、在所述钝化保护层上沉本文档来自技高网...

【技术保护点】
一种LTPS阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS区，在所述基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的遮光层(20)；步骤2、在所述遮光层(20)、及基板(10)上形成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层(40)、及位于PMOS区的第二多晶硅层(90)；步骤3、在所述第一多晶硅层(40)、第二多晶硅层(90)、及缓冲层(30)上涂布光阻层(33)，采用一道半色调光罩对所述光阻层(33)进行曝光、显影后，在所述光阻层(33)上形成对应于所述第二多晶硅层(90)两端的第一通孔(331)，暴露出所述第二多晶硅层(90)的两端，同时在所述光阻层(33)上形成对应于所述第一多晶硅层(40)两端的第一凹槽(333)；以所述光阻层(33)为掩模，对所述第二多晶硅层(90)的两端进行P型重掺杂，得到两P型重掺杂区(91)，所述第二多晶硅层(90)上位于两P型重掺杂区(91)之间的区域形成第二沟道区(92)；采用干蚀刻制程对所述光阻层(33)进行灰化，减薄所述光阻层(33)的厚度，使得第一凹槽(333)转化为第二通孔(335)，暴露出所述第一多晶硅层(40)的两端，以所述光阻层(33)为掩模，对所述第一多晶硅层(40)的两端进行N型重掺杂，得到两N型重掺杂区(41)；采用光阻剥离制程将剩余的光阻层(33)完全剥离，暴露出第一多晶硅层(40)与第二多晶硅层(90)，对所述第一多晶硅层(40)、及第二多晶硅层(90)进行P型轻掺杂，以实现对所述第一多晶硅层(40)的沟道掺杂。...

【技术特征摘要】

【专利技术属性】
技术研发人员：贺超，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42