发射驱动器和包括该发射驱动器的显示装置制造方法及图纸

公开了发射驱动器和具有该发射驱动器的显示装置。在一个方面，发射驱动器包括多个级，每个级被配置为输出发射控制信号，其中，所述多个级中的每个级包括第一驱动块、第二驱动块和缓冲块。缓冲块被配置为选择性地输出发射控制信号，从而在顺序发射模式下或在同时发射模式下操作，所述多个级被配置为在顺序发射模式下顺序地输出多个发射控制信号并且在同时发射模式下基本同时地输出发射控制信号。缓冲块还被配置为基于第一中间信号和第二中间信号具有低电压电平时的时间点之间的间隔来确定发射控制信号具有第一电压电平的持续时间。

【技术实现步骤摘要】

描述的技术总体上涉及发射驱动器和包括该发射驱动器的显示装置。
技术介绍
为了提高图像质量，可以通过模拟驱动法来驱动显示装置。典型的平板显示器包括用于驱动显示面板的扫描驱动器、数据驱动器和发射驱动器。发射驱动器控制显示面板的光发射。近来，已经增加了涉及诸如二维(2D)显示模式、三维(3D)立体显示模式等的各种显示模式的研究和开发。
技术实现思路
—个专利技术方面在于一种适用于顺序发射模式和同时发射模式的发射驱动器。另一方面在于一种包括该发射驱动器的显示装置。另一方面在于一种显示装置，所述显示装置包括被配置为输出各个发射控制信号的多个级。多个级中的每个级可以包括:第一驱动块，被配置为接收第一输入信号、第一时钟信号、第二时钟信号和第一驱动信号，并且响应于第一输入信号和第一驱动信号而输出第一中间信号；第二驱动块，被配置为接收第二输入信号、第一时钟信号、第二时钟信号和第二驱动信号，并且响应于第二输入信号和第二驱动信号而输出第二中间信号；以及缓冲块，被配置为接收第一中间信号和第二中间信号，并且响应于第一中间信号和第二中间信号而输出发射控制信号。缓冲块可以选择性地输出发射控制信号，从而在顺序发射模式或在同时发射模式下操作，在顺序发射模式下发射控制信号从多个级中的每个级顺序地输出，在同时发射模式下发射控制信号从多个级中的每个级同时输出。缓冲块可以基于第一中间信号具有低电压电平的时间点和第二中间信号具有低电压电平的时间点之间的间隔来确定发射控制信号具有第一电压电平的持续时间。在示例实施例中，缓冲块在第一中间信号具有低电压电平时输出具有第一电压电平的发射控制信号，并且在第二中间信号具有低电压电平时输出具有比第一电压电平低的第二电压电平的发射控制信号。在示例实施例中，发射控制信号的上升沿与第一中间信号的下降沿同步，发射控制信号的下降沿可以与第二中间信号的下降沿同步。在示例实施例中，当发射驱动器在顺序发射模式下操作时，第一驱动信号和第二驱动信号被保持为具有高电压电平。当发射驱动器在同时发射模式下操作时，第一输入信号、第二输入信号、第一时钟信号和第二时钟信号可以被保持为具有高电压电平。在示例实施例中，第一驱动块包括:第一输入单元，被配置为响应于施加到第一节点的第一节点信号而向第二节点发送第一时钟信号；第二输入单元，被配置为响应于第一时钟信号而向第一节点发送第一输入信号；上拉单元，被配置为响应于施加到第二节点的第二节点信号而上拉第一中间信号；下拉单元，被配置为响应于第一节点信号而下拉第一中间信号；驱动控制单元，被配置为响应于第一驱动信号而使下拉单元失活；保持单元，被配置为响应于第一时钟信号而保持第二节点信号；以及稳定化单元，被配置为响应于第二节点信号和第二时钟信号而使第一中间信号稳定。在示例实施例中，第一输入单元包括第一晶体管，第一晶体管具有连接到第一节点的栅电极、向其施加第一时钟信号的源电极以及连接到第二节点的漏电极。第二输入单元可以包括第二晶体管，第二晶体管具有向其施加第一时钟信号的栅电极、向其施加第一输入信号的源电极以及连接到第一节点的漏电极。上拉单元可以包括第三晶体管，第三晶体管具有连接到第二节点的栅电极、向其施加第一驱动信号的源电极以及连接到用于输出第一中间信号的输出端的漏电极。下拉单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加第二时钟信号的源电极以及连接到输出端的漏电极。驱动控制单元可以包括第五晶体管，第五晶体管具有向其施加第一驱动信号的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极。保持单元可以包括第六晶体管，第六晶体管具有向其施加第一时钟信号的栅电极和源电极以及连接到第二节点的漏电极。在示例实施例中，稳定化单元包括串联连接的第七晶体管和第八晶体管。第七晶体管可以包括连接到第二节点的栅电极、向其施加第一中间信号的上拉电压的源电极以及连接到第八晶体管的源电极的漏电极。第八晶体管可以包括向其施加第二时钟信号的栅电极、连接到第七晶体管的漏电极的源电极以及连接到第一节点的漏电极。在示例实施例中，第二驱动块包括:第一输入单元，被配置为响应于施加到第一节点的第一节点信号而向第二节点发送第二时钟信号；第二输入单元，被配置为响应于第二时钟信号而向第一节点发送第二输入信号；上拉单元，被配置为响应于施加到第二节点的第二节点信号而上拉第二中间信号；下拉单元，被配置为响应于第一节点信号而下拉第二中间信号；驱动控制单元，被配置为响应于第二驱动信号而使下拉单元失活；保持单元，被配置为响应于第二时钟信号而保持第二节点信号；以及稳定化单元，被配置为响应于第二节点信号和第一时钟信号而使第二中间信号稳定。在示例实施例中，第一输入单元包括第一晶体管，第一晶体管具有连接到第一节点的栅电极、向其施加第二时钟信号的源电极以及连接到第二节点的漏电极。第二输入单元可以包括第二晶体管，第二晶体管具有向其施加第二时钟信号的栅电极、向其施加第二输入信号的源电极以及连接到第一节点的漏电极。上拉单元可以包括第三晶体管，第三晶体管具有连接到第二节点的栅电极、向其施加第二驱动信号的源电极以及连接到用于输出第二中间信号的输出端的漏电极。下拉单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加第一时钟信号的源电极以及连接到输出端的漏电极。驱动控制单元可以包括第五晶体管，第五晶体管具有向其施加第二驱动信号的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极。保持单元可以包括第六晶体管，第六晶体管具有向其施加第二时钟信号的栅电极和源电极以及连接到第二节点的漏电极。在示例实施例中，缓冲块包括:第一输入单元，被配置为响应于第一中间信号而向第一节点发送高DC电压，并且响应于第一中间信号而向第二节点发送低DC电压；第二输入单元，被配置为响应于第二中间信号而向第一节点发送低DC电压；第一保持单元，被配置为响应于施加到第一节点的第一节点信号而保持施加到第二节点的第二节点信号；上拉单元，被配置为响应于第二节点信号而上拉发射控制信号；以及下拉单元，被配置为响应于第一节点信号而下拉发射控制信号。在示例实施例中，第一输入单元包括:第一晶体管，第一晶体管具有向其施加第一中间信号的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极；以及第二晶体管，第二晶体管具有向其施加第一中间信号的栅电极、向其施加低DC电压的源电极以及连接到第二节点的漏电极。在示例实施例中，第二输入单元包括第三晶体管，第三晶体管具有向其施加第二中间信号的栅电极、向其施加低DC电压的源电极以及连接到第一节点的漏电极。第一保持单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加高DC电压的源电极以及连接到第二节点的漏电极。上拉单元可以包括第五晶体管，第五晶体管具有连接到第二节点的栅电极、向其施加高DC电压的源电极以及连接到用于输出发射控制信号的发射控制信号输出端的漏电极。下拉单元可以包括第六晶体管，第六晶体管具有连接到第一节点的栅电极、向其施加低DC电压的源电极以及连接到发射控制信号输出端的漏电极。在示例实施例中，下拉单元包括串联连接的第一下拉晶体管和第二下拉晶体管。第一下拉晶体管可以包括连接到第一节点的栅电极、连接到第二下拉晶体本文档来自技高网...

【技术保护点】
一种用于显示装置的发射驱动器，其特征在于，所述发射驱动器包括多个级，每个级被配置为输出发射控制信号，其中，每个级包括：第一驱动块，被配置为i)接收第一输入信号、第一时钟信号和第二时钟信号以及第一驱动信号，并且ii)至少部分地基于所述第一输入信号和所述第一驱动信号而输出第一中间信号；第二驱动块，被配置为i)接收第二输入信号、所述第一时钟信号和所述第二时钟信号以及第二驱动信号，并且ii)至少部分地基于所述第二输入信号和所述第二驱动信号而输出第二中间信号；以及缓冲块，被配置为i)接收所述第一中间信号和所述第二中间信号，并且ii)至少部分地基于所述第一中间信号和所述第二中间信号而输出发射控制信号，其中，所述缓冲块还被配置为选择性地输出发射控制信号，从而在顺序发射模式下或在同时发射模式下操作，其中，所述多个级被配置为i)在所述顺序发射模式下顺序地输出多个发射控制信号，并且ii)在所述同时发射模式下基本同时地输出发射控制信号，以及其中，所述缓冲块还被配置为至少部分地基于当所述第一中间信号具有低电压电平时的时间点和当所述第二中间信号具有低电压电平时的时间点之间的间隔来确定发射控制信号具有第一电压电平的持续时间。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李海衍，郑宝容，金那英，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国;KR