【技术实现步骤摘要】
本专利技术涉及半导体
,特别涉及一种鳍式场效应晶体管及其形成方法。
技术介绍
在半导体
,随着集成电路的特征尺寸不断减小,以及对集成电路更高信号传递速度的要求,晶体管需要在尺寸逐渐减小的同时具有更高的驱动电流。为顺应这种要求,传统的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)晶体管的长度变得比以往更短,然而,这仍然难以满足高集成度的需要。因此,在现有技术中,提出了鳍式场效应晶体管(FinFET)。参照图1,鳍式场效应晶体管包括:位于衬底10上的绝缘层11;贯穿绝缘层11且高出绝缘层11上表面的鳍部12;横跨所述鳍部12的栅极13,栅极13与其下的鳍部上表面和侧壁表面接触;分别形成在栅极13两侧鳍部的源极、漏极(未示出),源极与栅极之间、漏极与栅极之间是相互隔开的。相比于互补金属氧化物半导体晶体管,鳍式场效应晶体管为位于衬底上的类似立体结构,它的特征尺寸更小,更能满足高集成度的要求。鳍式场效应晶体管的栅极13与鳍部12的上表面和两个相对的侧壁表面接触,则在工作时,与栅极13接触的鳍部12的上表面和两个相对的侧壁表面均能形成沟道区,这提升了载流子的迁移率。但是,随着现代社会的信息数据的膨胀,需要更快、更高效的数据传输,而目前的鳍式场效应晶体管中载流子的迁移率不能满足这一要求。
技术实现思路
本专利技术解决的问题 ...
【技术保护点】
一种鳍式场效应晶体管的形成方法,其特征在于,包括:提供基底,在所述基底上形成有鳍部;在所述鳍部表面选择性生长拓扑绝缘体层;形成栅介质层,所述栅介质层覆盖拓扑绝缘体层,形成横跨所述栅介质层的第一栅极;去除所述鳍部两端的栅介质层和拓扑绝缘体层,在暴露的鳍部表面形成具有掺杂的外延层,所述外延层与第一栅极之间为剩余的栅介质层和拓扑绝缘体层所隔开,所述鳍部两端具有掺杂的外延层分别作为源极、漏极。
【技术特征摘要】
1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供基底,在所述基底上形成有鳍部;
在所述鳍部表面选择性生长拓扑绝缘体层;
形成栅介质层,所述栅介质层覆盖拓扑绝缘体层,形成横跨所述栅介质
层的第一栅极;
去除所述鳍部两端的栅介质层和拓扑绝缘体层,在暴露的鳍部表面形成
具有掺杂的外延层,所述外延层与第一栅极之间为剩余的栅介质层和拓扑绝
缘体层所隔开,所述鳍部两端具有掺杂的外延层分别作为源极、漏极。
2.如权利要求1所述的形成方法,其特征在于,所述拓扑绝缘体层的材料为
Bi2Te3、Bi2Se3或Sb2Te3。
3.如权利要求2所述的形成方法,其特征在于,所述选择性生长拓扑绝缘体
层的方法为分子束外延生长。
4.如权利要求3所述的形成方法,其特征在于,所述分子束外延生长过程位
于真空环境中,所述真空环境的压强范围为10-7~10-10Torr;真空环境的温
度范围为150~250℃。
5.如权利要求1所述的形成方法,其特征在于,去除所述鳍部两端的栅介质
层和拓扑绝缘体层的方法为干法刻蚀。
6.如权利要求1所述的形成方法,其特征在于,在暴露的鳍部表面形成具有
掺杂的外延层的方法包括:
在暴露的鳍部表面外延生长形成外延层,在外延生长外延层时,还进行
原位离子注入,形成具有掺杂的外延层。
7.如权利要求1所述的形成方法,其特征在于,所述外延层的材料为碳硅,
所述外延层中的掺杂为N型掺杂;或者,
所述外延层的材料为锗硅,所述外延层中的掺杂为P型掺杂。
8.如权利要求1所述的形成方法,其特征在于,所述第一栅极为前栅工艺中
形成的栅极。
9.如权利要求1所述的形成方法,其特征在于,所述第一栅极为后栅工艺中
的伪栅极,所述栅介质层为高K栅介质层;
在形成源极、漏极后,在所述基底上形成层间介质层,所述层间介质层
上表面与伪栅极上表面持平;
去除所述伪栅极形成伪栅沟槽;
在所述伪栅沟槽中形成第二栅极。
10.如权利要求9所述的形成方法,其特征在于,所述高K栅介质层的材料为
氧化铪、氧化锆、氧化镧、氧化铝、氧化钽、氧化钛、钛酸锶、氧化钇、
钛酸钡锶、钛酸钡、钛酸铅钪、氧化铝镧、钛酸锌、铌酸锌铅、氮氧化铪、
氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、
氮氧化钇中的一种或多种。
11.如权利要求10所述的形成方法,其特征在于,所述形成栅介质层的方法为
原子层沉积。
12.如权利要求9所述的形成方法,其特征在于,所述第二栅极的材料为钨、
钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、
氮化钨、硅化钨、氧化钌、硅化钴、硅化镍、碳米纳管、导电...
【专利技术属性】
技术研发人员:张海洋,王冬江,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。