【技术实现步骤摘要】
【国外来华专利技术】时钟发生器 本专利技术涉及锁频环,且具体地涉及适于用作集成电路形式的时钟发生器的锁频 环。 使用锁频环(FLL)以作为现存(输入)时钟信号的频率的倍数的一个频率来生成 时钟信号是已知的。例如,高频输出时钟为计数器计时。在现存时钟信号的边沿,累计计数 被锁存且该计数器被重置。因此,该计数表示输出时钟的频率与现存时钟的频率的比值。从 表示理想比值的输入值减去此比值,且由此获得的频率误差信号被馈送给滤波器。该滤波 器对频率误差求积分以产生积分误差信号,该积分误差信号被用来驱动数值控制振荡器, 而该数值控制振荡器的输出被当作高频输出时钟反馈回来为计数器计时。反馈回来的该输 出时钟意味着,如果该输出时钟的频率变得高于理想频率,则生成负频率误差信号,导致输 出频率被降低。相反地,如果该输出时钟的频率变得低于理想频率,则生成正频率误差信 号,导致输出频率增加。因此,生成的时钟的频率收敛到理想频率。 这样的锁频环的一个应用是在数字音频信号处理或再现电路系统中,以及在采用 这样的电路系统的主机设备中,所述主机设备包含但不限于:便携电子设备、移动电话、个 人数字助理、上网本、膝上型电脑、平板电脑、计算机。对于高质量音频再现,重要的是,驱动 输出数字-模拟转换器的时钟具有低抖动(尤其是在音频频带之内)以避免噪声、失真或 伪音调。伴随输入数据的时钟可能不是高质量的,原因在于质量差的时钟源或沿着传输信 道的退化,且用于信号处理的时钟可能需要是数据传输时钟的倍数。 而且,所生成的时钟必须与进入的数据紧密地同步:任何累积的时钟滑移都会导 致丢弃样本或待被处理的数据中的间隙。 此外,在一些 ...
【技术保护点】
一种时钟发生器,用于生成输出时钟信号,所述时钟发生器包括:第一时钟信号输入,用于接收第一输入时钟信号;第一频率比较器,用于基于所述输出时钟信号的频率与所述第一输入时钟信号的频率的比值生成第一频率比较信号;第一减法器,用于形成表示输入的理想频率比值和所述第一频率比较信号之间的差的第一误差信号;第一数字滤波器,用于接收所述第一误差信号并且形成经滤波的第一误差信号;第二时钟信号输入,用于接收第二输入时钟信号;第二频率比较器,用于基于所述输出时钟信号的频率与所述第二输入时钟信号的频率的比值生成第二频率比较信号;第二减法器,用于形成表示在所述经滤波的第一误差信号和所述第二频率比较信号之间的差的第二误差信号;第二数字滤波器,用于接收所述第二误差信号并且形成经滤波的第二误差信号;以及数值控制振荡器,用于接收所述经滤波的第二误差信号并且生成所述输出时钟信号。
【技术特征摘要】
【国外来华专利技术】2011.11.21 GB 1120016.91. 一种时钟发生器,用于生成输出时钟信号,所述时钟发生器包括: 第一时钟信号输入,用于接收第一输入时钟信号; 第一频率比较器,用于基于所述输出时钟信号的频率与所述第一输入时钟信号的频率 的比值生成第一频率比较信号; 第一减法器,用于形成表示输入的理想频率比值和所述第一频率比较信号之间的差的 第一误差信号; 第一数字滤波器,用于接收所述第一误差信号并且形成经滤波的第一误差信号; 第二时钟信号输入,用于接收第二输入时钟信号; 第二频率比较器,用于基于所述输出时钟信号的频率与所述第二输入时钟信号的频率 的比值生成第二频率比较信号; 第二减法器,用于形成表示在所述经滤波的第一误差信号和所述第二频率比较信号之 间的差的第二误差信号; 第二数字滤波器,用于接收所述第二误差信号并且形成经滤波的第二误差信号;以及 数值控制振荡器,用于接收所述经滤波的第二误差信号并且生成所述输出时钟信号。2. 根据权利要求1所述的时钟发生器,其中所述第一数字滤波器是低通滤波器。3. 根据权利要求1或2所述的时钟发生器,其中所述第一数字滤波器是一阶积分器。4. 根据权利要求1、2或3所述的时钟发生器,其中所述第二数字滤波器是低通滤波器。5. 根据权利要求4所述的时钟发生器,其中所述第二数字滤波器是一阶积分器。6. 根据权利要求4或5所述的时钟发生器,当权利要求4或5直接或间接从属于权利 要求2或3时,其中所述第二数字滤波器具有比所述第一数字滤波器更宽的带宽。7. 根据前述权利要求任一项所述的时钟发生器,其中所述第一频率比较器包括第一计 数器,用于计数所述第一输入时钟信号的每个周期的输出时钟信号的周期数目。8. 根据前述权利要求任一项所述的时钟发生器,其中所述第二频率比较器包括第二计 数器,用于计数所述第二输入时钟信号的每个周期的输出时钟信号的周期数目。9. 根据前述权利要求任一项所述的时钟发生器,其中所述数值控制振荡器包括数 字-模拟转换器,该数字-模拟转换器的输出控制所述输出时钟信号的频率。10. 根据前述权利要求任一项所述的时钟发生器,其中所述数值控制振荡器包括一组 电路元件,所述一组电路元件是数字可编程的,以使得表示数值输入或从数值输入得出的 多比特二进制信号能够控制所述电路元件中的哪些被连接,且因此能够控制所述振荡器的 频率。11. 根据前述权利要求任一项所述的时钟发生器,其中所述数值控制振荡器包括字长 减少电路,用于接收所述经滤波的第二误差信号,并且生成经滤波的第二误差信号的字长 减少版本,以在对所述输出时钟信号的频率的控制中使用。12. 根据前述权利要求任一项所述的时钟发生器,其中所述第二频率比较器还包括: 一个输入,用于接收对所述输出时钟信号的频率与所述第二输入时钟信号的频率的比 值的估计值;以及 一个减法器,用于从所述输出时钟信号的频率与所述第二输入时钟信号的频率的比值 的实际值中减去对所述输出时钟信号的频率与所述第二输入时钟信号的频率的比值的所 述估计值,以生成所述第二频率比较信号。13. 根据权利要求1到11之一所述的时钟发生器,其中在所述时钟发生器上电时,所述 第一数字滤波器的输出被预设为对所述输出时钟信号的频率与所述第二输入时钟信号的 频率的比值的估计值。14. 根据权利要求8所述的、或当权利要求9到13从属于权利要求8时根据权利要求 9到13之一所述的时钟发生器,其中在所述第二输入时钟信号的每个周期中,所述第二计 数器被设定到一个计数值,该计数值等于对所述输出时钟信号的频率与所述第二输入时钟 信号的频率的比值的估计值的负值。15. 根据前述权利要求任一项所述的时钟发生器,包括第一分频器,该第一分频器被连 接以在将所述输出时钟信号传到所述第一频率比较器之前,将所述输出时钟信号的频率分 频。16. 根据前述权利要求任一项所述的时钟发生器,包括第二分频器,该第二分频器被连 接以在将所述输出时钟信号传到所述第二频率比较器之前,将所述输出时钟信号的频率分 频。17. 根据前述权利要求任一项所述的时钟发生器,包括第一限制器,用于限制被传到所 述第一低通滤波器的所述第一误差信号的值。18. 根据权利要求17所述的时钟发生器,包括用于检测第一时钟输入信号的缺失、并 且响应于所述第一时钟输入信号的缺失而激活所述限制器的电路系统。19. 根据前述权利要求任一项所述的时钟发生器,包括第二限制器,用于限制被传到所 述第二低通滤波器的所述第二误差信号的值。20. 根据权利要求19所述的时钟发生器,包括用于检测第二时钟输入信号的缺失、并 且响应于所述第二时钟输入信号的缺失而激活所述限制器的电路系统。21. 根据前述权利要求任一项所述的时钟发生器,还包括一个调制器,该调制器用于形 成一系列的理想输入频率比值,所述一系列的理想输入频率比值具有的平均值等于理想频 率比值。22. 根据权利要求21所述的时钟发生器,其中所述调制器适于接收第一调制器输入值 和第二调制器输入值,并且形成所述一系列的理想输入频率比值,该一系列的理想输入频 率比值具有的平均值等于所述第一调制器输入值与所述第二调制器输入值的比值。23. 根据权利要求22所述的时钟发生器,其中所述调制器可配置成用第二调制器输入 值运行,所述第二调制器输入值可以被表示为具有多于一个非零比特的二进制字。24. 根据权利要求21、22或23所述的时钟发生器,其中所述调制器是Λ-Σ调制器。25. -种音频处理集成电路,包括: 至少一个数字音频接口,用于接收数字音频数据以及伴随的音频数据时钟; 数字-模拟转换器,用于基于接收的数字音频数据重构模拟音频数据;以及 根据前述权利要求任一项所述的时钟发生器,其中所述音频数据时钟作为第一输入 时钟信号而被提供给所述时钟发生器,而所述时钟发生器的输出时钟信号被用作所述数 字-模拟转换器的时钟。26. 根据权利要求25所述的音...
【专利技术属性】
技术研发人员:J·P·莱索,
申请(专利权)人:沃福森微电子股份有限公司,
类型:发明
国别省市:英国;GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。