一种系统包括一个或多个切片聚合密码切片，每个切片聚合密码切片被配置为通过聚合一个或多个单独密码切片以第一处理速率对传入数据传送执行多个操作，每个单独密码切片被配置为以第二处理速率对传入数据传送的一部分执行多个操作。单独密码切片中的每个单...

描述了一种具有多个堆叠裸片的集成电路器件。集成电路器件包括所述多个堆叠裸片中的第一裸片，所述第一裸片具有输入/输出元件，被配置为接收输入信号，所述第一裸片包括信号驱动电路和芯片选择电路，所述信号驱动电路被配置为向所述多个堆叠裸片中的每个...

一种设备包括物理介质附连(PMA)(110)、物理编码子层(PCS)(120)、相位检测器(140)和振荡器(150)。PMA(110)以第一速度接收数据(102)并且将所接收的数据超频到第二速度(112)，其中第二速度高于第一速度。P...

公开了一种具有结构规则性的可编程逻辑器件。例如，可编程逻辑器件可以包括多个相似的异构逻辑块。用户的设计可以在第一组异构逻辑块中实现。用户的设计可以被移动或复制到第二组异构逻辑块。更具体地，与第一组异构逻辑块中的用户的设计的实现相关联的路...

本文公开了一种用于在光子集成电路(PIC)中生成密集波分复用(DWDM)光流的装置和方法。包括多个(N个)光通道(波长)的光输入源可以被分离(解交织)成多个光流，每个光流包括光输入源的光通道的对应子集。多个拆分光流中的每一个都可以通过硅...

一种训练神经网络的示例方法包括：定义硬件构建块(HBB)、神经元等同物(NEQ)以及从NEQ到HBB的转换过程；在机器学习框架中使用NEQ定义神经网络；在训练平台上训练神经网络；以及使用转换过程来将训练好的神经网络转换为HBB的网表以将...

装置和相关联的方法涉及片上系统(SoC)级别的整合通电复位系统(PORS)。在说明性示例中，集成电路(215)可以包括第一电源域(300a)和第二电源域(300b)。电平移位电路(300c)可以被耦接以将数据从第一电源域转换到第二电源域...

加速器设备(140)与主机计算设备(105)中的硬件元件共享相同的一致性域。当大区块数据从主机移动到加速器设备中时，硬件和软件一致性的混合降低了管理数据的开销。在主机上执行的加速器应用(125)标识其希望转移到加速器设备以进行处理的数据...

对于指定用于在设备的数据处理引擎DPE阵列内实现的软件部分和具有用于在所述设备的可编程逻辑PL内实现的高级综合HLS内核的硬件部分的应用程序，生成第一接口方案，所述第一接口方案将由所述软件部分使用的逻辑资源映射到耦接DPE阵列和PL的接...

对于具有用于在设备的数据处理引擎阵列(DPE)中实现的软件部分和用于在所述设备的可编程逻辑(PL)中实现的硬件部分的应用，基于接口块方案，通过使用执行硬件编译器的处理器在所述硬件部分上执行实施流程，所述接口块方案将所述软件部分使用的逻辑...

这里的示例描述了使用源代码生成数据流图形以定义内核和在那些内核之间的通信链路的技术。在一个实施例中，数据流图形是通过使用由边缘(例如，内核之间的通信链路)可通信地耦接的节点(例如，内核)而形成的。编译器将源代码转换为比特流和/或二进制代...

提供一种芯片封装组件和用于制造芯片封装组件的方法，其利用多个电浮式传导性热转移结构改善热管理。在一个实例中，提供一种芯片封装组件。芯片封装组件包含基板、第一集成电路(IC)晶粒和多个电浮式传导性热转移结构。基板具有第一表面和相对的第二表...

对于指定了以下项的应用：用于在设备的数据处理引擎(DPE)阵列内实现的软件部分、和用于在设备的可编程逻辑(PL)内实现的硬件部分，生成应用的逻辑架构和第一接口解决方案，该第一接口解决方案指定逻辑资源到DPE阵列与可编程逻辑之间的接口电路...

描述了一种用于在集成电路器件中传输信号的电路。所述电路包括：第一裸片(501)；堆叠在第一裸片(501)上的第二裸片(502)；以及在第一裸片(501)和第二裸片(502)之间传输数据的缓冲器(513)；其中缓冲器(513)的第一反相器...

一种用于计算机系统(102)的示例硬件加速器(122)，包括可编程器件(128)并且还包括配置在可编程器件的可编程结构(3)中的内核逻辑(138)和在内核逻辑中的知识产权(IP)检查器电路(180)。IP检查器电路被配置为获取(1302...

本文中的示例描述了具有混合式网关的外围I/O设备，该混合式网关允许设备具有I/O域和相干域。因此，外围I/O设备的相干域中的计算资源可以以与主机中的CPU到CPU通信类似的方式来与主机进行通信。外围I/O设备中的双域可以被用于机器学习(...

本文中描述的一些示例提供了一种多芯片结构，该结构包括堆叠在具有可编程集成电路(IC)的管芯上的一个或多个存储器管芯。在一个示例中，多芯片结构包括封装衬底、第一管芯和第二管芯。第一管芯包括可编程IC，并且可编程IC包括存储器控制器。第一管...

此处的示例描述了具有混合网关(140)的外围I/O设备(135)，混合网关允许设备具有I/O域(145)和相干域(160)。也就是说，I/O设备(135)可以从传统的I/O模型中受益，其中I/O设备驱动程序(125)管理I/O设备(13...

一种计算系统中的示例硬件加速器包括：耦合到计算系统的外围总线的总线接口；耦合到总线接口的锁定电路；以及耦合到锁定电路和总线接口的多个内核电路；其中多个内核电路向锁定电路提供锁定请求，锁定请求针对存储在计算系统的系统存储器中的数据；其中锁...

本文的示例描述了具有域辅助处理器(DAP)和域特定加速器(DSA)的外围I/O设备，该域辅助处理器和域特定加速器与主机计算系统中的CPUs和存储器位于相同的一致性域中。外围I/O设备以前无法使用主机计算系统的硬件资源参与高速缓存一致共享...