存储器系统和用于传输配置命令的方法技术方案

本发明专利技术提供一种存储器系统。在该系统中，存在第一动态随机存取存储器集合和第二动态随机存取存储器集合（DRAM）（16A-D）以及系统寄存器（14）。每个DRAM（16）至少具有第一可寻址模式寄存器和第二可寻址模式寄存器（18A-18D），其中所述第二模式寄存器的二进制地址是所述第一模式寄存器的反转的二进制地址。系统寄存器（14）具有被配置为耦合到控制器（12）的输入端、经由第一地址线耦合到第一DRAM集合的输出端、和经由第二地址线耦合到第二DRAM集合的反相输出端。系统寄存器（14）被配置为在所述输入端接收包括地址位和配置位的模式寄存器设置命令，并且经由输出端将模式寄存器设置命令非反相地输出到第一DRAM集合以及经由反相输出端以反相形式将模式寄存器设置命令输出到第二DRAM集合。

【技术实现步骤摘要】
【国外来华专利技术】存储器系统和用于传输配置命令的方法
本专利技术涉及存储器系统和用于传输配置命令的方法。更具体地，本专利技术涉及包括系统寄存器和两个动态随机存取存储器(DRAM)集合或者DRAM集合的存储器系统。本专利技术进一步更具体地涉及用于向可寻址模式寄存器传输模式寄存器设置命令的方法和用于向系统寄存器发送寄存器控制字的方法。
技术介绍
存储器系统用于，例如计算机中，特别是在要求大量存储器的服务器计算机中。这种存储器系统可以包括存储器模块，其可以被实现为双列直插式存储器模块(DIMM)。存储器控制器可以驱动存储器模块。考虑到容性和阻性负载，控制器输出必须向全部相关的存储器模块提供所需的命令/地址信号(CA)，以及相对于时钟信号提供所需的时序。所谓的带寄存器的存储器模块附加地包括系统寄存器，其降低对存储器控制器的负载要求。带寄存器的DIMM也被称为RDIMM，其能够容纳若干DRAM芯片，并且使用地址/命令寄存器以从系统卸载(offload)大量的地址线电容(addresslinecapacitance)。在带寄存器的DIMM中，全部命令在到达DRAM器件之前必须经过DIMM上的系统寄存器。这种命令可以是写或者读数据。根据现有技术，带寄存器的DIMM中的系统寄存器在DRAM地址线中对一半的存储器模块使用地址反转，或者换句话说，对DRAM的一个集合或者一个块，以减少开关噪声并减少流入主板终端电压(terminationvoltage，VTT)稳压器的终端电流(terminationcurrent)。存储器系统能够由配置命令配置。因此，在带寄存器的DIMM中，系统寄存器包括一个或者更多个配置寄存器，并且DRAM包括一个或者更多个寄存器。DRAM的配置命令被称为模式寄存器设置命令(MRS命令)并且被发送到存储器以控制，例如，各种模式，启动状态更新和进行其它操作。MRS命令包括指定模式寄存器的地址位和用于配置数据自身的配置位。在DIMM或者RDIMM中，相同的MRS命令要被发送到包含在DIMM中的全部DRAM中，并且发送到每个DRAM中的相同模式寄存器地址。因而，当配置带寄存器的DIMM中的DRAM时，控制器向系统寄存器发送MRS命令，接着系统寄存器在全部DRAM地址线上向全部DRAM发送命令。在具有地址反转的带寄存器的DIMM的情况下，MRS命令将在反转和非反转的地址线上发送。为了同时发送相同的逻辑电平到全部DRAM(根据现有技术)，地址反转被禁用以便发送MRS命令。因此，系统检测器必须检测自主板控制器主机到DRAM的MRS命令。在信息被传输通过寄存器之前，该检测或者解码必须实时进行。一旦检测到MRS命令，系统寄存器在前三个周期阻止相关的片选信号传播到DRAM，然后其禁用地址反转并利用相同电平驱动全部信号到两侧。这增加开关噪声并要求寄存器的快速动作以阻止片选信号到达DRAM。由于开关噪声增加，寄存器需要将其输出时序从每个命令一个时钟(1T时序)变为每个命令三个时钟(3T时序)以给信号更多建立时间。这种机制增加了寄存器的复杂性并且具有寄存器时延的缺点。(根据现有技术)通过从控制器向寄存器发送信息对带寄存器的DIMM中的系统寄存器执行配置，其中寄存器使用在正常操作期间不使用的存取机制。一般通过利用地址和命令信号线上的地址/命令信息同时将片选信号拉低来启动对存储器模块的正常存取。信号组合由系统寄存器捕捉并被传输到DRAM。由于存储器模块能够包括两个所谓的块列，每列具有其自身的片选信号，每个模块需要在其连接到存储器控制器的连接处的两个片选信号集合。在正常操作期间，两个片选信号永远不被同时拉低。通过同时将片选信号拉低，控制器启动配置写入系统寄存器。不能通过这种存取到达DRAM，因为DRAM将错误地将其解释为对DRAM的存取。因此，通过将片选输出保持高，系统寄存器阻止存取。这种阻止将实时进行并限制寄存器的性能。
技术实现思路
在一个方面，提供一种存储器系统，其包括系统存储器和第一DRAM集合和第二DRAM集合。每个DRAM包括至少第一可寻址模式寄存器和第二可寻址模式寄存器。第二模式寄存器的二进制地址是第一模式寄存器的反相二进制地址。所述系统寄存器包括被配置为耦合到控制器的输入端。系统寄存器包括输出端和反相输出端。该输出端经由第一地址线耦合到第一DRAM集合。反相输出端经由第二地址线耦合到第二DRAM集合。所述系统寄存器被配置为在输入端接收包括地址位和配置位的模式寄存器设置命令。该系统寄存器被进一步配置为经由所述输出端将所述模式寄存器设置命令非反相地输出到所述第一DRAM集合以及经由所述反相输出端将所述模式寄存器设置命令以反相形式输出到所述第二DRAM集合。换句话说，在发送MRS命令时，地址保持反转。因此不需要实时检测MRS命令的传送。开关噪声减小并且终端电流减小。不必要将输出时序变为每个命令三个周期(3T时序)以给予信号更多的建立时间。作为另一个示例，存储器系统进一步包括控制器。该控制器可以被配置为向系统寄存器发送模式寄存器设置命令，其中每个模式寄存器设置命令后跟着该命令的反转副本。此外，DRAM可以被配置为忽略对第二可寻址模式寄存器的任何存取。这意味着，例如，控制器首先发送模式寄存器设置(MRS)命令，其中该模式寄存器设置命令包括指定第一模式寄存器的地址位和配置位。系统寄存器经由输出端向第一DRAM集合非反转地发送第一命令，其中第一DRAM集合接收MRS命令中包含的配置位并将它们存储在由地址位指定的第一模式寄存器中。系统寄存器还经由反相输出端向第二DRAM集合发送反转的第一命令，其中第二DRAM集合接收MRS命令中包含的反相形式的配置位。然而，反转的地址位指定第二(虚设)模式寄存器，并因此第二DRAM集合忽略该命令。控制器接着发送该命令的反转副本。因而，该命令包括指定第二可寻址模式寄存器的地址位，因为第二模式寄存器的二进制地址是第一模式寄存器的反转的二进制地址。系统寄存器经由输出端向第一DRAM集合非反转地发送反转副本，其中第一DRAM集合接收原始配置位的反转副本。然而，地址位也被反转，因而指定第二(虚设)模式寄存器，并因此第一DRAM集合忽略该命令。系统寄存器还经由反相输出端向第二DRAM集合反转地发送反转副本，其中第二DRAM集合接收MRS命令中包含的原始形式原始形式的配置位(反转了两次)。MRS命令中包含的地址位也被反转两次，因而以它们的原始形式指定第一模式寄存器。因此第二DRAM集合将把配置位存储在由地址位指定的第一模式寄存器中。在两个命令被发送之后，两个DRAM集合中的第一可寻址模式寄存器将存储有相同的配置位。第二模式寄存器在两个集合中都被忽略。地址反转能够被保持，而不是三个时钟时序(3T时序)，实现了两个时钟时序(2T时序)。在另一个示例中，所述DRAM可被配置为将对第二可寻址模式寄存器的存取当作对具有反转配置位的第一可寻址寄存器的存取。根据本专利技术的该方面，控制器只发送模式寄存器设置命令一次。这表示，例如，系统寄存器接收模式寄存器设置(MRS)命令，其包含指定第一模式寄存器的地址位和配置位。系统寄存器经由输出端非反转地向第一DRAM集合发送该命令，其中，第一DRAM集合将该命令中包含的配置位存储由地址为位指定的第一模本文档来自技高网...

【技术保护点】
一种存储器系统，其包括：第一动态随机存取存储器集合，即DRAM集合，和第二DRAM集合，每个DRAM至少具有第一可寻址模式寄存器和第二可寻址模式寄存器，其中所述第二模式寄存器的二进制地址是所述第一模式寄存器的反转的二进制地址；和系统寄存器，所述系统寄存器具有被配置为耦合到控制器的输入端、经由第一地址线耦合到所述第一DRAM集合的输出端和经由第二地址线耦合到第二DRAM集合的反相输出端，其其中，所述系统寄存器被配置为在所述输入端接收包括地址位和配置位的模式寄存器设置命令，并且经由所述输出端将所述模式寄存器设置命令非反相地输出到所述第一DRAM集合，以及经由所述反相输出端以反相形式将所述模式寄存器设置命令输出到所述第二DRAM集合。

【技术特征摘要】
【国外来华专利技术】2011.07.22 DE 102011108172.4;2012.07.20 US 13/5541.一种存储器系统，其包括：第一动态随机存取存储器集合，即第一DRAM集合，和第二DRAM集合，每个DRAM至少具有第一可寻址模式寄存器和第二可寻址模式寄存器，其中所述第二可寻址模式寄存器的二进制地址是所述第一可寻址模式寄存器的二进制地址的反转；和系统寄存器，所述系统寄存器具有被配置为耦合到控制器的输入端、经由第一地址线耦合到所述第一DRAM集合的输出端和经由第二地址线耦合到第二DRAM集合的反相输出端，其中，所述系统寄存器被配置为在所述输入端接收包括地址位和配置位的模式寄存器设置命令，并且经由所述输出端将所述模式寄存器设置命令非反转地输出到所述第一DRAM集合，以及经由所述反相输出端以反转形式将所述模式寄存器设置命令输出到所述第二DRAM集合；其中所述系统进一步包括控制器，其中，所述控制器被配置为向所述系统寄存器发送每个模式寄存器设置命令，其后是所述命令的反转副本，并且其中所述DRAM被配置为忽略对所述第二可寻址模式寄存器的任何存取。2.根据权利要求1所述的存储器系统，其中，所述DRAM被配置为将对所述第二可寻址模式寄存器的存取当作对具有反转配置位的所述第一可寻址寄存器的存取。3.根据权利要求1所述的存储器系统，其中每个DRAM包括多对第一可寻址模式寄存器和第二可寻址模式寄存器，其中，在一对中，所述第二可寻址模式寄存器的所述二进制地址是所述第一可寻址模式寄存器的所述二进制地址的反转。4.根据权利要求3所述的存储器系统，其中，对所述第一可寻址模式寄存器和第二可寻址模式寄存器中的具体一个的存取被所述DRAM视为空操作存取，即NOP存取，并且其中所述系统寄存器被配置为将包括所述模式寄存器的所述具体一个的地址的模式寄存器设置命令当作所述系统寄存器的配置信息。5.根据权利要求4所述的存储器系统，其中所述配置信息包括时钟使能CKE、软复位和软关电中的一个。6.一种用于向...

【专利技术属性】
技术研发人员：I·E·弗兰克，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：
国别省市：