本发明专利技术涉及能够在保持良好的传输特性的同时减小暗电流的固体成像装置和包括该固态成像装置的电子装置。所述固态成像装置包括电荷累积单元、信号电压检测单元、传输晶体管和钉扎层。所述电荷累积单元累积经光电转换的电荷且形成在硅基板上。所述信号电压检测单元检测与在所述电荷累积单元中所累积的所述电荷相对应的信号电压且形成在所述硅基板上。所述传输晶体管将在所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元且形成在所述硅基板上。所述钉扎层钉扎所述硅基板的表面使得所述表面充满电子空穴，且直接形成在栅极端处的所述硅基板上，在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及能够在保持良好的传输特性的同时减小暗电流的固体成像装置和包括该固态成像装置的电子装置。所述固态成像装置包括电荷累积单元、信号电压检测单元、传输晶体管和钉扎层。所述电荷累积单元累积经光电转换的电荷且形成在硅基板上。所述信号电压检测单元检测与在所述电荷累积单元中所累积的所述电荷相对应的信号电压且形成在所述硅基板上。所述传输晶体管将在所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元且形成在所述硅基板上。所述钉扎层钉扎所述硅基板的表面使得所述表面充满电子空穴，且直接形成在栅极端处的所述硅基板上，在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。【专利说明】固态成像装置和电子装置
本专利技术涉及固态成像装置和电子装置，尤其涉及在保持良好的传输特性的同时能够减小暗电流的固态成像装置和电子装置。
技术介绍
作为固态成像装置，已知的是以诸如CMOS(互补金属氧化物半导体)等MOS图像传感器为代表的放大型固态成像装置。此外，还已知的是以CCD(电荷耦合器件)图像传感器为代表的电荷传输型固态成像装置。这些固态成像装置已经广泛应用于数码照相机和数码摄像机等。近年来，作为安装在诸如配备有相机的移动电话和PDA(个人数字助理)等移动装置中的固态成像装置，从能量消耗的角度来看，常常使用具有低电源电压的CMOS图像传感器。一般而言，固态成像装置通过包括作为传感器单元(光接收单元)的主要部分的光电二极管等的光接收元件从光接收表面接收入射光、将该光进行光电转换、通过检测电路检测产生的电荷、之后将该电荷放大、且依次输出经放大的电荷。作为固态成像装置的构造示例，形成有传感器单元(光接收单元)，该传感器单元包括通过在第二导电型半导体层中离子注入第一导电型杂质而形成的电荷累积层(在下文中，被称作第一传感器区域)，且在该传感器单元中，作为第二导电型半导体层的P型杂质(P型阱)形成在η型硅基板(第一导电型半导体基板)上。通过接收光且将该光进行光电转换而获得的信号电荷累积在电荷累积层上。已知的是，在固态成像装置中，光电二极管中的晶体缺陷或光电二极管与它的上层(即，绝缘膜)之间的界面的界面状态是暗电流的来源。作为用于防止由界面状态导致的暗电流的产生的方法，已知的是例如掩埋型光电二极管结构(buried type photodiodestructure)和空穴累积二极管(Hole-Accumulation Diode, HAD)结构。在HAD结构中，形成有第一导电型(例如，η型)半导体区域(在下文中，被称作η型半导体区域)，且具有高杂质浓度且用于减小暗电流的第二导电型(P型，与先前的示例相比)浅半导体区域(在下文中，被称作P型半导体区域)形成在η型半导体区域的表面(即，η型半导体区域与绝缘膜之间的界面)的附近。具体地，在上述HAD结构中，通过将P型杂质注入到传感器单元的表面中来钉扎剩余电子(surplus electron)。基于HAD结构,可以减小白斑和暗电流。在制造HAD结构的方法中，一般地，通过离子注入作为P型杂质的硼B或氟化硼(二溴化硼)BF2且施加退火处理(热处理)，在绝缘膜与用于构成光电二极管的η型半导体区域之间的界面附近形成P型半导体区域。然而，在将HAD结构用于传感器单元(光电转换区域)的固态成像装置中，为了将信号电荷完全地传输到FD (浮动扩散部)，使η型信号电荷累积层成为如下部分的分布设计是必要的，其中在该部分处，具有HAD结构的半导体基板的表面侧上的信号电荷是浅累积的。原因在于，由于通过传输晶体管的栅极而在基板的表面上形成沟道(电荷传输路径)，所以如果信号电荷累积层形成在半导体基板的深位置(de印position)处，则传输效率下降。因此，期望尽可能在基板的最浅的部分处形成信号电荷累积层。 鉴于以上原因，还提出了一种在形成侧壁后在光电二极管上形成钉扎层(pinninglayer)的方法。然而，在累积层(其是栅极端的P型半导体区域)中，对于杂质分布设计来说重要的是需要考虑暗电流和传输特性的权衡。在使用离子注入的情况下，由于注入能量，P型半导体区域的深度增加，且因此作为源极的η型半导体区域在深度方向上远离栅极，因而使传输特性退化。在使传输特性优先的情况下，需要在η型半导体区域和P型半导体区域之间设置偏移(offset)。然而，由于需要在栅极形成之前进行η型半导体区域的离子注入，所以由于偏差的原因而导致偏移量的差异性增加，因而使传输特性的裕度减小。
技术实现思路
鉴于上述情况而提出了本专利技术。期望在保持良好的传输特性的同时减小暗电流。根据本专利技术的第一实施例，提出了一种固态成像装置，其包括:电荷累积单元，所述电荷累积单元用于累积经光电转换的电荷，所述电荷累积单元形成在硅基板上；信号电压检测单元，所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电压，所述信号电压检测单元形成在所述硅基板上；传输晶体管，所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元，所述传输晶体管形成在所述硅基板上；和钉扎层，所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴，所述钉扎层在栅极端处直接形成在所述硅基板上，其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。所述电荷累积单元形成为具有η型半导体区域和P型半导体区域，所述η型半导体区域形成在所述硅基板中以具有第一深度，且所述P型半导体区域形成在所述硅基板中以具有第二深度，所述第二深度比所述第一深度更靠近所述栅极电极。所述η型半导体区域是通过在所述硅基板上注入η型杂质离子注入形成的，且所述P型半导体区域是由所述钉扎层形成的。所述η型杂质离子是在所述栅极电极形成在所述硅基板上之后在所述硅基板上被注入的。所述固态成像装置还包括侧壁，所述侧壁覆盖所述栅极电极。所述P型半导体区域是在所述侧壁形成在所述硅基板上之后通过在所述硅基板上注入P型杂质离子注入形成的。所述钉扎层包括基于铪(Hf)的绝缘膜和基于铝(Al)的绝缘膜中的一种。所述钉扎层在所述栅极端处直接形成在所述硅基板上，并且所述钉扎层形成在所述栅极电极的侧表面上。所述固态成像装置还可以包括侧壁，所述侧壁覆盖所述栅极电极。所述钉扎层在包括所述栅极端在内的所述侧壁的下方直接形成在所述硅基板上，并且所述钉扎层形成在所述栅极电极的侧表面上。根据本专利技术的第二实施例，提出了一种电子装置，所述电子装置包括固态成像装置，所述固态成像装置包括:电荷累积单元，所述电荷累积单元用于累积经光电转换的电荷，所述电荷累积单元形成在硅基板上；信号电压检测单元，所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电，所述信号电压检测单元形成在所述硅基板上；传输晶体管，所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元，所述传输晶体管形成在所述硅基板上；和钉扎层，所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴，所述钉扎层在栅极端处直接形成在所述硅基板上，其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。在本专利技术的第一和第二实本文档来自技高网...
【技术保护点】
一种固态成像装置，其包括：电荷累积单元，所述电荷累积单元用于累积经光电转换的电荷，所述电荷累积单元形成在硅基板上；信号电压检测单元，所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电压，所述信号电压检测单元形成在所述硅基板上；传输晶体管，所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元，所述传输晶体管形成在所述硅基板上；和钉扎层，所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴，所述钉扎层在栅极端处直接形成在所述硅基板上，其中在所述栅极端处，所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：菊池善明，
申请(专利权)人：索尼公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。