高速并行判决反馈均衡器、均衡方法及信道接口模块技术

本发明专利技术提供一种高速并行判决反馈均衡器、均衡方法及信道接口模块，该方法包括：在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；从一系列所述初步判决集合中形成一个并行组；将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。可见，本发明专利技术克服了数据速率对反馈信号实现元件的工作时间的限制。

【技术实现步骤摘要】
高速并行判决反馈均衡器、均衡方法及信道接口模块
本专利技术属于数字通信
，涉及信号接收装置中的一种信号均衡器，尤其涉及一种高速并行判决反馈均衡器、均衡方法及接口模块。
技术介绍
数字通信通过中间通信媒介或“信道”(例如，光缆或绝缘铜线)发生在发送装置与接收装置之间。每个发送装置通常都以固定的符号率传输符号，而每个接收装置则检测符号的(可能损坏的)序列并且尝试对所传输数据进行重构。“符号”是持续固定时间段(称为“符号间隔”)的信道的状态或重要条件。符号可以是，例如，电压电平或电流电平、光功率电平、相位值，或特定的频率或波长。从一个信道状态变化到另一信道状态称为符号转移。每个符号都可以表示(即，编码)数据的一个或多个二进位。或者，数据可以用符号转移或用含两个或两个以上符号的一个序列表不。最简单的数字通信链路对每个符号仅使用一个位；二进制‘0’用一个符号(例如，在第一范围内的电压或电流信号)表示，并且二进制‘ I’用另一符号(例如，在第二范围内的电压或电流信号)表示。信道非理想因素会产生分散作用，所述分散作用可以使每个符号干扰其相邻的符号，从而产生符号间干扰(ISI)。对于接收装置，ISI可以使其难以确定在每个间隔中所发送的符号，尤其当此种ISI与加性噪声相结合时。为了应对噪声和ISI，接收装置可以采用各种均衡技术。线性均衡器一般需要在减少ISI与避免噪声放大之间进行平衡。判决反馈均衡器(DFE)通常为优选的，因为它们能够应对ISI同时不会固有地需要进行噪声放大。顾名思义，DFE采用一个反馈路径来消除从先前决定的符号中获得的ISI效应。DFE的标准教材实施方式采用若干级联电路元件来生成反馈信号，并且将所述反馈信号施加至接收到的输入信号，所有这些元件都必须在少于一个符号间隔内完成它们的操作。(对于lOGbit/s的符号率)在100皮秒的符号间隔下，用当前可用的硅半导体处理技术无法执行此实施方式。由于基于硅的集成电路的性能上有所限制，因此即使约几吉比特每秒的数据速率也可能难以实现。
技术实现思路
本专利技术提供一种高速并行判决反馈均衡器、均衡方法及信道接口模块。其中:所述高速并行判决反馈均衡方法包括:在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；从一系列所述初步判决集合中形成一个并行组；将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；以及基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。优选地，所述获得一个初步判决集合的步骤包括:用前端过滤器将前期符号间干扰最小化，从而提供过滤后的输入信号；以及通过一个路径集合分配所述过滤后的输入信号，每条路径用所述过滤后的输入信号对对应程度的后续符号间干扰进行补偿。优选地，所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。优选地，每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。优选地，所述方法还进一步包括对所述这组实际符号判决进行锁存。优选地，所述方法还进一步包括将N个最新的实际符号判决施加到执行所述选择的多路复用器。所述均衡器包括:前端过滤器，减少接收信号中的前期符号间干扰以提供过滤后的信号；串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将所述过滤后的信号转换成初步判决的集合组，每个组中的集合可以以并行形式提供；一个管线化DFE多路复用器单元集合，每个多路复用器单元都基于之前符号判决的假定序列从每个组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成多组可能发生的符号判决；以及输出多路复用器，所述输出多路复用器基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。优选地，所述均衡器进一步包括因组间隔延迟而保持所述实际符号判决的输出锁存器。优选地，所述预补偿单元从模拟信号中获得数字判决。优选地，所述预补偿单元以超过IOGHz的速率输出判决。优选地，所述前端过滤器、串并行转换器以及预补偿单元用数字电路元件来实施。优选地，所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量，并且其中每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。所述信道接口模块包括接收器，所述接收器具有:传感器，所述传感器将接收信道信号转换成电信号；前端过滤器，所述前端过滤器增强所述电信号的信噪比；至少一个预补偿单元和串并行转换器，所述至少一个预补偿单元和串并行转换器一起生成多组初步判决集合，每组中的所述集合可以以并行形式提供；一个多路复用器单元集合，每个多路复用器单元都在每个组上运行，以基于之前符号判决的假定序列获得一组可能发生的判决；输出多路复用器，所述输出多路复用器基于实际的之前符号判决，从所述多组可能发生的判决中选择多组实际的符号判决；以及装置接口，所述装置接口提供具有从所述多组实际符号判决中获得的接收数据流的主节点。优选地，所述模块进一步包括发射器，所述发射器从所述装置接口中接收传输数据流并且将所述传输数据流转换成传输信道信号。优选地，所述接收到的数据流以至少lOGbit/s传送。优选地，所述接收器进一步包括因组间隔延迟而保持所述多组实际符号判决的输出锁存器。优选地，所述初步判决集合和所述多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。优选地，所述输出多路复用器采用从之前的一组实际符号判决中产生的N个最新的实际符号判决，来执行所述选择。优选地，每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。优选地，P大于N。优选地，所述传输信道信号和所述接收信道信号是可选信号。优选地，所述信道是信息存储媒介。优选地，所述传输信道信号和所述接收信道信号是经由双绞线、同轴电缆或底板传输线传送的电磁信号。本专利技术中揭示采用并行化和预计算技术的设备和方法，以在高于lOGbit/s的比特率下实施判决反馈均衡(DFE)，从而可以在基于硅的光收发器模块中采用DFE。一个说明性实施例包括:前端过滤器，所述前端过滤器用于减少接收信号中前期(leading)符号间干扰；串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将过滤后的信号转换成初步判决的分组集合，每个组中的集合可以以并行形式提供；一个管线化DFE多路复用器单元集合，所述集合用于基于之前符号判决的假定序列从每个初步判决集合中选择可能发生的符号判决，从而形成多组可能发生的符号判决；以及输出多路复用器，所述输出多路复用器基于之前符号判决来选择所述多组可能发生的符号判决中的一组。可见，本专利技术克服了数据速率对反馈信号实现元件的工作时间的限制，对反馈方案的有效应用做出了重大贡献。【附图说明】图1示出说明性计算机网络。图2为说明性点对点通信链路的功能框图。图3为说明性光纤接口模块的功能框图。图4示出说明本文档来自技高网...

【技术保护点】
一种高速并行判决反馈均衡方法，其特征在于，所述高速均衡方法包括：在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；从一系列所述初步判决集合中形成一个并行组；将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；以及基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。

【技术特征摘要】
2012.08.24 US 13/594,5951.一种高速并行判决反馈均衡方法，其特征在于，所述高速均衡方法包括: 在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰； 从一系列所述初步判决集合中形成Iv并打组； 将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决； 以及 基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。2.根据权利要求1所述的方法，其特征在于，所述获得一个初步判决集合的步骤包括: 用前端过滤器将前期符号间干扰最小化，从而提供过滤后的输入信号；以及 通过一个路径集合分配所述过滤后的输入信号，每条路径用所述过滤后的输入信号对对应程度的后续符号间干扰进行补偿。3.根据权利要求1所 述的方法，其特征在于:所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。4.根据权利要求1所述的方法，其特征在于:每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。5.根据权利要求1所述的方法，其特征在于:所述方法还进一步包括对所述这组实际符号判决进行锁存。6.根据权利要求1所述的方法，其特征在于:所述方法还进一步包括将N个最新的实际符号判决施加到执行所述选择的多路复用器。7.一种高速并行判决反馈均衡器，其特征在于，所述均衡器包括: 前端过滤器，减少接收信号中的前期符号间干扰以提供过滤后的信号； 串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将所述过滤后的信号转换成初步判决的集合组，每个组中的集合可以以并行形式提供； 一个管线化DFE多路复用器单元集合，每个多路复用器单元都基于之前符号判决的假定序列从每个组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成多组可能发生的符号判决；以及 输出多路复用器，所述输出多路复用器基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。8.根据权利要求7所述的均衡器，其特征在于:所述均衡器进一步包括因组间隔延迟而保持所述实际符号判决的输出锁存器。9.根据权利要求7所述的均衡器，其特征在于:所述预补偿单元从模拟信号中获得数字判决。1...

【专利技术属性】
技术研发人员：钱浩立，林日东，何润生，
申请(专利权)人：景略半导体上海有限公司，
类型：发明
国别省市：