一种信号偏移校准方法和装置制造方法及图纸

本发明专利技术公开一种信号偏移校准方法和装置，涉及电子信息技术领域，能够以较低成本有效实现对信号偏移的校准。所述方法包括：分别对M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号，其中，每路并行校准信号为N位，M和N均为大于1的整数；根据对M路所述并行校准信号的移位，分别对M路并行输入信号进行相应的移位，以校准所述M路并行输入信号间的偏移。本发明专利技术适用于各种信号采集和处理技术中。

【技术实现步骤摘要】
一种信号偏移校准方法和装置
本专利技术涉及电信
，特别涉及一种信号偏移校准方法和装置。
技术介绍
随着通信技术的发展，对于高速信号的采集和处理越来越普及。目前，高速多通道信号同步采样的速率可能高达数GHz，采样获得的数据进行存储或分析时，对实时性和通道间的同步性要求非常高。然而，由于布线长度、走线阻抗、通孔数量、信号传输速度和器件差异等等多种原因，通道间信号传输延时存在着偏差，在进行存储和分析前，必须对这种延时偏差进行校准，使其降低到可接受的程度。对于通道间的延时校准，第一种传统方法是通过前期设计保证通道间有非常高的同步精度，补偿布线长度、走线阻抗、通孔数量、信号传输速度等因素导致的延时差异，但是这对设计者的要求非常高，设计难度大，导致成本高。第二种传统方法是为每一路输入通道加入延时芯片，向所有通道发送校准信号，然后根据FPGA（Field－ProgrammableGateArray，现场可编程门阵列）接收到的校准信号之间的延时，调整延时芯片。这种方式虽然能够灵活的调整每一路信号的延时，但却需要大量额外的延迟芯片，因此会增加设备电路的复杂度、功耗和成本。
技术实现思路
本专利技术要解决的技术问题是提供一种信号偏移校准方法和装置，能够以较低成本有效实现对信号偏移的校准。为达上述目的，本专利技术提供一种信号偏移校准方法，包括：分别对M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号，其中，每路并行校准信号为N位，M和N均为大于1的整数；根据对M路所述并行校准信号的移位，分别对M路并行输入信号进行相应的移位，以校准所述M路并行输入信号间的偏移。可选的，所述分别对所述M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号具体包括：分别将M路所述并行校准信号与预设的一组匹配码进行匹配比较，各所述匹配码与形成所述预设信号所需要的移位位数相对应；将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充；根据所述匹配比较的结果，从所述N个移位校准信号中选择一个输出，以使输出的所述移位校准信号等于所述预设信号。可选的，所述分别将所述M路并行校准信号与预设的一组匹配码进行匹配比较具体包括：确定所述M路并行校准信号与所述一组匹配码中的哪个匹配码相等，并设置对应的标志位；所述根据所述匹配比较的结果，从所述N个移位校准信号中选择一个输出具体包括：根据设置的所述标志位从所述N个移位校准信号中选择一个输出。具体的，所述并行校准信号存储于第一寄存器，所述并行校准信号的下一时刻的数据存储于第二寄存器；所述将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充具体包括：通过所述第一寄存器和所述第二寄存器，将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充。进一步的，在所述分别对M路并行校准信号进行移位操作之前，所述方法还包括：使用M路串行校准信号分别表示接收到的校准脉冲；将所述M路串行校准信号分别转换为M路并行校准信号。另一方面，本专利技术的实施例还提供一种信号偏移校准装置，包括：校准移位部，用于分别对M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号，其中，每路并行校准信号为N位，M和N均为大于1的整数；信号移位部，用于根据对M路所述并行校准信号的移位，分别对M路并行输入信号进行相应的移位，以校准所述M路并行输入信号间的偏移。可选的，所述校准移位部具体包括：匹配单元，用于分别将M路所述并行校准信号与预设的一组匹配码进行匹配比较，各所述匹配码与形成所述预设信号所需要的移位位数相对应；移位单元，用于将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充；选择单元，分别与所述匹配单元和所述移位单元相连，用于根据所述匹配单元的匹配比较结果，从所述移位单元形成的N个移位校准信号中选择一个输出，以使输出的所述移位校准信号等于所述预设信号。可选的，所述匹配单元，具体用于确定所述M路并行校准信号与所述一组匹配码中的哪个匹配码相等，并设置对应的标志位；所述选择单元，具体用于根据所述匹配单元设置的所述标志位，从所述N个移位校准信号中选择一个输出。具体的，所述移位单元包括第一寄存器和第二寄存器，所述并行校准信号存储于所述第一寄存器，所述并行校准信号的下一时刻的数据存储于第二寄存器；所述移位单元，具体用于：通过所述第一寄存器和所述第二寄存器，将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充。进一步地，所述装置还包括：串行部，用于使用M路串行校准信号分别表示接收到的校准脉冲；串并转换部，与所述串行部相连，用于将所述M路串行校准信号分别转换为M路并行校准信号。可选的，所述装置由现场可编程门阵列实现。本专利技术的实施例提供的信号偏移校准方法和装置，能够对M路并行校准信号分别进行移位操作，移位后的各路并行校准信号都等于同一预设信号，从而使这M路并行校准信号被同步；然后根据对该并行校准信号的移位，分别对M路并行输入信号进行相应的移位，从而能够校准所述M路并行输入信号间的偏移，整个过程只需进行简单的移位操作、简便易行，且无需延时芯片，以较低的成本简单有效地实现了信号偏移的校准。附图说明图1是本专利技术实施例提供的信号偏移校准方法的一种流程图；图2是本专利技术实施例提供的信号偏移校准装置的一种结构示意图；图3是本专利技术实施例提供的信号偏移校准装置的另一种结构示意图；图4是本专利技术实施例提供的信号偏移校准装置的另一种结构示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。如图1所示，本专利技术的实施例提供一种信号偏移校准方法，包括：S11，分别对M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号，其中，每路并行校准信号为N位，M和N均为大于1的整数；S12，根据对M路所述并行校准信号的移位，分别对M路并行输入信号进行相应的移位，以校准所述M路并行输入信号间的偏移。本专利技术的实施例提供的信号偏移校准方法，能够对M路并行校准信号分别进行移位操作，移位后的各路并行校准信号都等于同一预设信号，从而使这M路并行校准信号被同步；根据对该并行校准信号的移位，分别对M路并行输入信号进行相应的移位，从而能够校准所述M路并行输入信号间的偏移，整个过程只需进行简单的移位操作、简便易行，且无需延时芯片，以较低的成本简单有效地实现了信号偏移的校准。在很多数字信号处理芯片或可编程逻辑结构中，数据都是通过并行处理来达到更高的数据处理效率的。但是，由于布线长度、走线阻抗、通孔数量、信号传输速度和器件差异等原因，这些并行数据往往会产生偏移而不能保证相互同步。本实施例对各路并行数据进行本文档来自技高网...

【技术保护点】
一种信号偏移校准方法，其特征在于，包括：分别对M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号，其中，每路并行校准信号为N位，M和N均为大于1的整数；根据对M路所述并行校准信号的移位，分别对M路并行输入信号进行相应的移位，以校准所述M路并行输入信号间的偏移。

【技术特征摘要】
1.一种信号偏移校准方法，其特征在于，包括：分别对M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号，其中，每路并行校准信号为N位，M和N均为大于1的整数；其中，所述并行校准信号包括来自外部设备的校准脉冲；所述并行校准信号包括表征外部校准脉冲的一段高电平信号或低电平信号；根据对M路所述并行校准信号的移位，分别对M路并行输入信号进行相应的移位，以校准所述M路并行输入信号间的偏移。2.根据权利要求1所述的方法，其特征在于，所述分别对所述M路并行校准信号进行移位操作，以使移位后的M路所述并行校准信号等于同一预设信号具体包括：分别将M路所述并行校准信号与预设的一组匹配码进行匹配比较，各所述匹配码与形成所述预设信号所需要的移位位数相对应；将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充；根据所述匹配比较的结果，从所述N个移位校准信号中选择一个输出，以使输出的所述移位校准信号等于所述预设信号。3.根据权利要求2所述的方法，其特征在于，所述分别将所述M路并行校准信号与预设的一组匹配码进行匹配比较具体包括：确定所述M路并行校准信号与所述一组匹配码中的哪个匹配码相等，并设置对应的标志位；所述根据所述匹配比较的结果，从所述N个移位校准信号中选择一个输出具体包括：根据设置的所述标志位从所述N个移位校准信号中选择一个输出。4.根据权利要求2所述的方法，其特征在于，所述并行校准信号存储于第一寄存器，所述并行校准信号的下一时刻的数据存储于第二寄存器；所述将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充具体包括：通过所述第一寄存器和所述第二寄存器，将每路所述并行校准信号分别左移0位至N-1位，以形成N个移位校准信号，所述移位校准信号的末位由所述并行校准信号的下一时刻的数据的最高位依次左移补充。5.根据权利要求1所述的方法，其特征在于，在所述分别对M路并行校准信号进行移位操作之前，所述方法还包括：使用M路串行校准信号分别表示接收到的校准脉冲；将所述M路串行校准信号分别转...

【专利技术属性】
技术研发人员：殷晔，常路，肇启明，王石记，安佰岳，
申请(专利权)人：北京航天测控技术有限公司，
类型：发明
国别省市：