一种高功率的边缘控制输出缓冲器制造技术

一种高功率的边缘控制输出缓冲器，通过将输出电压变化率耦合为另一个速率，其中，内部产生的固定电流为一个固定电容充电，从而实现输出的边沿速率的减慢。通过在下拉电路中使用MOS和双极型晶体管，本发明专利技术能够确保高的电流容量——独立的负载——同时最大限度地减少输出电容和电源消耗。除了控制其输出信号的主边缘率，本发明专利技术的缓冲器引入电流源的顺序转换和接收器，从而使转换的开始和结束中另外的陡峭的变化变得圆滑。

【技术实现步骤摘要】
一种高功率的边缘控制输出缓冲器
:本专利技术涉及输出缓冲电路。特别是，它涉及到输出缓冲电路的电流源和电流吸收边缘速率控制。更具体地说，它涉及带有边缘控制的缓冲器，其足以显著地提高数据的传输速度，对于缓冲器的电流源逻辑/吸收的节点，其适用于广范围的传输线(总线)阻抗。特别地，本专利技术产生一个高电流容量且边沿速率控制的输出缓冲器，它将边沿速率保持在一个狭窄的时间范围之内且与总线负载无关。此外，本专利技术完成了边沿控制以及很少或没有增加输出电容或负载的依赖性，且在功耗、串扰和电磁干扰上与可比的电流容量且缺乏边缘速率控制的输出缓冲电路相比较有了明显的减少。最特别的是，本专利技术涉及的TTL兼容的输出缓冲电路借助于电流容量能够驱动总线至逻辑高和逻辑低电平，从而在广范围的总线阻抗上确保有“入射波交换”且具有非常良好的输出电容、功耗和噪声。
技术介绍
:现有技术包括缺乏边缘速率控制的TTL兼容的输出缓冲器。缺乏这种控制的缓冲器在他们的电流源逻辑/吸收输出节点处可以影响H到L和L到H转换，与确定缓冲器输入和缓冲器输出之间整个传播时间的其他因素相比，其是很短的。事实上，在这个意义上，这些转换太快就会给高效的数据传输带来各种不利效果，影响包括电磁干扰(EMI)、电路之间的“串扰”以及输出振铃。由于非常短暂的L转换时间的这些后果，越来越窄的规格和形成的标准设置范围狭窄的“窗口”，其中缓冲器的输出边缘速率上升和下降必须在总线阻抗的指定范围内下降。此外，这些边缘速率规格必须满足在整个工作温度范围内一通常，-55°C至+125°C——面对电源波动必须稳定。问题 的解决方案涉及转换时间的一个简单延长，例如，在输出节点上引入更多的电容，其被排除，因为这样做使得在某些常用的负载条件的存在下容易出现超长转换缓冲器。事实上，一旦电路被引入到延长的转换时间，之前所显示的对输出负载的依赖性，边缘率将不显示。因此，对于实现控制的边缘速率，任何设计的变更还必须解决负载依赖的问题。换句话说，输出节点处的一个延长的过渡时间的任何实现必须在这些延长的时间处提供一个高电流容量，特别是对于H到L移位。可以通过简单的安装较大的无法工作的输出晶体管来解决这方面的设计问题。MOS下拉晶体管，确保高电流容量达到规定的温度范围的最大值，其需要非常大的晶体管以及非常大的电容。各个输出节点的大电容连接到总线装置上，其需要一个更高的下拉电流等等。双极下拉晶体管，另一方面，下拉电路必须在室温下提供一个非常高的电流容量，在温度范围的最低值处，满足电流容量的需求，其中双极型晶体管的电流容量明显下降。由于双极型晶体管上的功耗与电流成比例，满足更严格的边缘速率规格且双极下拉晶体管需要一个与设计的越来越密集封装的集成电路不一致的功耗。因此，我们需要的是一个TTL兼容的输出缓冲器，采用肯定的边缘速率控制，从而使转换波形在狭窄的范围内进行，越过很宽的负载阻抗范围，特别是减缓过渡时间同时保持足够的负载独立的控制。也需要这样的缓冲满足这些条件:从_55°C到+125°C很宽的温度范围，这样做使缓冲器的输出电容或功率损耗没有增加。同样是面对电源电压波动确保边缘速率恒定。最后，所需要的是一个缓冲器的设计来确保这些特性的维持与正常的制造过程中的变化无关。
技术实现思路
:本专利技术通过将输出电压变化率耦合为另一个速率，其中，内部产生的固定电流为一个固定电容充电，从而实现输出的边沿速率的减慢。通过在下拉电路中使用MOS和双极型晶体管，本专利技术能够确保高的电流容量一独立的负载——同时最大限度地减少输出电容和电源消耗。除了控制其输出信号的主边缘率，本专利技术的缓冲器引入电流源的顺序转换和接收器，从而使转换的开始和结束中另外的陡峭的变化变得圆滑。本专利技术的技术解决方案:由于本专利技术涉及在其有源模式中缓冲器是如何影响输出转换响应输入转换，在描述本专利技术时，发现在三态输出缓冲器的使能电路分配是可能且可取的。在本章节中，双态缓冲器适用于说明目的，其可以被看作“已启用”三态缓冲器电路。该讨论将分别处理到上拉和下拉级，以便进一步阐明电路。当然应该理解，在实践中分开的上拉和下拉级将和一个单一的输入和单一的输出连接在一起。边缘控制上拉级主要边缘速率控制的负担满足减缓上拉级。不管输入转换的速度，在输出到总线的L到H转变必须以测得的速率顺利开始和继续，独立于总线的特性。否则，可能在耦合到总线上的其他电路的工作中会出现不利的振铃。图1显示了结合本专利技术的电路的基本版本的一个简化的双态缓冲器电路，其涉及到上拉控制。可以看出，在缓冲器工作中的电流源逻辑的相位中，具有标准达林顿对的双极型二极管Q24和Q22将电流供给到Vrat (并从那里到总线)。这里的利益是以何种方式将缓冲输出连接从逻辑低变化到逻辑高，也就是说，上升沿波形的形状。这种转变可以看作是分级电压在三部分中的增加:一开始，在达林顿对接通期间；中间，在基本上所有的输出电压的变化出现期间；最后，在上升沿斜率超过在Vwt处维持逻辑高电压所需的电流源逻辑期间。与此相关的是上拉电路如何关闭——或者只是之前——下拉电路如何接通。继续参考图1，可以看出，输入级是一个简单的反相器Iin。此反相器级的输出连接到开关Swl的边缘控制级的组成部分，一个电流发生器GENl和一个电容元件C，其由GENl通过两个串联耦合的二极管充电。该电路的输出部分是达林顿对Q24和Q22。当该电路的输入电压Vin从逻辑低变化为逻辑高时，反相器Iin的输出发生变化——在延迟T之后——从逻辑高到逻辑低。开关Swl，在Vin为逻辑低电平时隔开，这样它通过反相器Iin的输出的变化被立即打开。该电流发生器GENl用已知的技术构成，一旦开关Swl接通，其可以提供一种独特的电流II。这个电流Il适用于大多数情况下的恒定电流。通过设计，在本专利技术中，二极管DlOO和D200的交界处有类似于形成达林顿对Q24和Q22晶体管的基极-发射极结的伏安特性。如果是这样的话，那么电流Il在电容元件C开始充电之前接通达林顿对的两个元件。(也就是说，只有当电流Il引起的上升电压达到2Vbe——其中Vbe是一个正向偏置的二极管或基极-发射极结两端的压降，假定在该电路中所有的双极型晶体管都相同——电流将流动通过DlOO和D200，最后映射到C)。当由Il驱动时，与双极型晶体管关联的低寄生电容确保达林顿对将非常快地达到接通电压。一旦电流开始流经DlOO和D200给C充电，第一达林顿晶体管Q24的基极电压Vnm将以受控电流Il所确定的速率(很慢)进行线性变化。即dVND1/dt = I1/C (I)在这个表达式中，C是电容器C的电容的大小。在任何给定的时间内，通过设计，Q24的基极电压的幅度结果等于电容器C上的电压加上两个二极管DlOO和D200上的压降2Vbe。或者说，L到H输入转换第一次出现时，第一达林顿晶体管的基极将基本上是在低电位电源电极GND的电压，其由放电晶体管QN90上拉。因此，电压Vndi的集聚将从地面开始并非常迅速的达到2Vbe。在这一点上，Q24的基极电压的上升与速率紧密相关，其中，由GENl产生的恒定电流为电容C充电。注意标准的达林顿的排版，一旦达林顿对的两个晶体管都进行时，缓冲器输出Vwt处的电压跟踪该达林顿的第一晶体管的基极电压Vndi本文档来自技高网...

【技术保护点】
一种高功率的边缘控制输出缓冲器，其特征是：该电路包括一对达林顿晶体管输出上拉级和用于提供一个分级电压升高到所述达林顿对的输入基极节点上的电压的装置，所述分级电压增加包括第一、快速上升到第一预定电压电平，其次是第二，缓慢的达到第二预定电压电平，所述的装置用于提供一个配备电压的增加，其至少包括一个以恒定电流充电的固定电容装置，并且所述分级电压增加装置还包括一个用于延迟所述固定电容充电的装置，所述延缓固定电容充电的装置包括类似于所述达林顿晶体管对基极?发射极结的伏安特性；其中所述恒定电流由耦合在高电位电源电极和达林顿对输出上拉级的第一达林顿晶体管的第一基极节点之间的电流镜产生。

【技术特征摘要】
1.一种高功率的边缘控制输出缓冲器，其特征是:该电路包括一对达林顿晶体管输出上拉级和用于提供一个分级电压升高到所述达林顿对的输入基极节点上的电压的装置，所述分级电压增加包括第一、快速上升到第一预定电压电平，其次是第二，缓慢的达到第二预定电压电平，所述的装置用于提供一个配备电压的增加，其至少包括一个以恒定电流充电的固定电容装置，并且所述分级电压增加装置还包括一个用于延迟所述固定电容充电的装置，所述延缓固定电容充电的装置包括类似于所述达林顿晶体管对基极-发射极结的伏安特性；其中所述恒定电流由耦合在高电位电源电极和达林顿对输出上拉级的第一达林顿晶体管的第一基极节点之间的电流镜产生。2.根据权利要求1所述的一种高功率的边缘控制输出缓冲器，其特征是:一个输出缓冲电路包括一对达林顿对输出上拉级和一个装置，其用于提供分级电压的增加，其中包括一个以恒定电流充电的固定电容，其中所述恒定电流由耦合在高电位电源电极和达林顿对输出上拉级的第一达林顿晶体管之间的电流镜产生，且第一二极管连接在所述的第一基极节点和所述固定电容的第一充电电容的高压侧之间，其中所述第一充电电容的一个低压侧直接耦合到一个低电位的电源电极；所述第一充电电容与第二二极管并联连接，所述第二二极管与第二充电电容器串联，其中，所述第二充电电容器直接连接到所述低电位电源电极。所述第一二极管是一个第一连接二极管的晶体管，其中，所述第二二极管是第二连接二极管的晶体管；所述电流镜包括一个或多个并联的耦合在所述高电位电源电极和第一开关的高压侧之间的 MOS镜像晶体管，其中所有所述镜像晶体管通过第一镜像控制电压共同的控制，其使用缓冲器的MOS晶体管的外侧，其中，所述第一镜像控制电压耦合到所述所有镜像晶体管的栅极节点；所述第一开关插入在所述电流镜和所述第一达林顿晶体管的基极节点之间，其中，所述第一开关通过施加到所述缓冲器的输入节点的输入电压来激活。3.根据权利要求2所述的一种高功率的边缘控制输出缓冲器，其特征是:其中所述第一开关是一个MOS晶体管开关，其耦合在所述电流镜的低压侧和所述第一达林顿晶体管的基极节点之间，其中，所述MOS晶体管开关的栅极节点耦合到所述输入节点；反相器级插入在所述输入节点和所述MOS晶体管开关的栅极节点之间；所述第一达林顿晶体管耦合到所述电源电极的高电位，其中，所述第一达林顿晶体管的发射极节点耦合到第二达林顿晶体管的基极，第二达林顿晶体管的集电极节点耦合到所述电源电极的高电位，第二达林顿晶体管的发射极节点耦合到所述缓冲器输出节点，第二达林顿晶体管的基极耦合到所述缓冲器的输出节点；延迟驱动器晶体管耦合在所述高电位电源电极和所述第一开关的高压侧之间，所述延迟驱动器晶体管在所述输入电压施加到输入节点之后激活一定的时间，其中，所述延迟驱动器晶体管的一个控制节点通过一个延迟线耦合到所述输入节点；所述延迟驱动器晶体管是MOS晶体管；一个输出缓冲电路包括一个控制上拉电路，其中，所述的控制上拉电路包括:Ca) 一个达林顿对输出级，其具有第一达林顿晶体管和第二达林顿晶体管；(b)一种用于控制所述达林顿对输出级的控制级，所述控制级具有:(i)电流发生器，其在高电位电源电极和发生器输出之间能够通过一个恒定电流，(?)与发生器输出串联的PMOS开关晶体管串联，当所述开关被激活时，所述恒定电流流动，当所述开关被停用时，所述恒定电流停止流动，其中，所述开关晶体管的栅极节点耦合到用来接收逻辑高和逻辑低电压的缓冲器输入节点，(iii)第一二极管接线的晶体管在结点特性上与所述第一达林顿晶体管类似，其中，所述第一二极管接线的晶体管的集电极节点通过所述PMOS开关晶体管耦合到所述发生器的输出，其中，所述第一二极管接线的晶体管的发射极节点直接耦合到第二二极管接线的晶体管的集电极节点，所述第二二极管接线的晶体管具有与所述第二达林顿晶体管类似的节点特性，(iv)第一充电电容器，其中，所述第一充电电容器连接在所述第一二极管接线的晶体管的发射极节点和低电位电源电极之间，(V)第二电容器充电，其中，所述第二充电电容器连接在所述第二二极管接线的晶体管的发射极节点和低电位电源电极之间；(C) 一种MOS延迟驱动器晶体管，其中，所述MOS晶体管的运行是在输入电压施加到所述输入节点之后延迟一段时间，所述延时MOS驱动器晶体管耦合在所述高电位电源电极和所述第一达林顿晶体管的基极，其中，所述MOS延迟驱动器晶体管的栅极节点通过一个延迟线耦合到输入节点。4.根据权利要求3所述的一种高功率的边缘控制输出缓冲器，其特征是:一个输出缓冲电路包括一个MOS晶体管的输出下拉级和双极晶体管的输出下拉级，其中，所述MOS晶体管的输出下拉级和所述双极型晶体管的输出下拉级耦合到一个缓冲器的输出节点，所述MOS晶体管的输出下拉级包括第一 MOS下拉晶体管，其耦合在所述缓冲器输出节点与低电位电源电极之间，所...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：苏州贝克微电子有限公司，
类型：发明
国别省市：