弹性缓冲器模块及传输接口的弹性缓冲方法技术

一种弹性缓冲器模块，包括一存储器单元、一写入控制模块以及一读取控制模块。存储器单元用以接收、储存并输出来自传输侧的一数据序列。写入控制模块用以移除数据序列中至少部分的辅助数据，并且将移除辅助数据后的数据序列写入至存储器单元。读取控制模块用以读取存储器单元所储存的数据序列，并且添加辅助数据至数据序列来调整传输侧的写入状态与接收侧的读取状态。另外，一种传输接口的弹性缓冲方法亦被提出。

【技术实现步骤摘要】
弹性缓冲器模块及传输接口的弹性缓冲方法
本专利技术是有关于一种缓冲器模块及数据缓冲方法，且特别是有关于一种传输接口的弹性缓冲器模块及其数据缓冲方法。
技术介绍
高速传输接口已广泛应用在计算机或高效能芯片间的传输，例如高速外围零件连接接口(PeripheralComponentInterconnectExpress，PCIExpress)、通用序列总线3.0(UniversalSerialBus3.0，USB3.0)等。此等高速传输接口通常是由两对低压的差动对(differentialpair)所组成，其一用于传输，另一则用于接收。通常靠近处理器的端点，称作上游端口(upstreamport，UP)，远离处理器的端点，称为下游端口(downstreamport，DP)。上游端口的传输端连接下游端口的接收端；上游端口的接收端连接下游端口的传输端。为了提高传统并列(parallel)接口的传输速度，高速传输接口一般会采用低压的差动传输，利用差动特性消弭噪声干扰，并且降低电压而提高传输速度，以达到每秒千兆位(gigabytepersecond，Gbps)的速度等级。此外，高速传输接口通常具备一逻辑电路来将高速传输接口的模拟信号转成其它层级(layer)协议的接口电路。其中，接收端的逻辑电路需处理接收端与另一端口的传输端间的时序不同步的问题。时序不同步造成的原因，除了UP与RX不同电路系统外，还有扩频控制(spreadspectrumclocking，SSC)与缺乏共享时钟。规格上，通常定义一补偿符号(symbol)来作为辅助数据，以提供速度调整的弹性，此辅助数据通常不具备数据消息。功能上，当接收端的速度慢于传输端，以致于接收端来不及处理传输端的数据时，接收端电路便将辅助数据直接由原本的数据序列移除，以避免溢位(overflow)。反之，当接收端的速度快于传输端，传输端来不及提供接收端数据时，接收端电路便在原本数据序列中，增加辅助数据，以避免欠位(underflow)。在已知技术中，一般解决数据序列速度差异的方法，通常会设计一个弹性缓冲器，并在此弹性缓冲器上，增加缓冲管理电路，以避免欠位和溢位的情形发生。然而，已知的数据缓冲方法通常需要较大的缓冲空间，并且可容忍的传输端与接收端的速度差较小。
技术实现思路
本专利技术提供一种弹性缓冲器模块，其以较小的缓冲空间即可达到数据缓冲的目的，并且可容忍的传输端与接收端的速度差较大。本专利技术提供一种传输接口的弹性缓冲方法，其以较小的缓冲空间即可达到数据缓冲的目的，并且可容忍的传输端与接收端的速度差较大。本专利技术提供一种弹性缓冲器模块，包括一存储器单元、一写入控制模块以及一读取控制模块。存储器单元配置于一传输侧与一接收侧之间，用以接收、储存并输出来自传输侧的一数据序列。写入控制模块配置于传输侧，用以移除数据序列中至少部分的辅助数据，并且将移除辅助数据后的数据序列写入至存储器单元。读取控制模块配置于接收侧，用以读取存储器单元所储存的数据序列，并且添加辅助数据至数据序列来调整传输侧的一写入状态与接收侧的一读取状态。在本专利技术的一实施例中，上述的弹性缓冲器模块还包括一状态检查单元。状态检查单元用以检查存储器单元的一运作状态。并且，状态检查单元将运作状态的检查结果输出至读取控制模块。读取控制模块根据检查结果来添加辅助数据至数据序列。在本专利技术的一实施例中，上述的状态检查单元将检查结果输出至写入控制模块。写入控制模块根据检查结果来移除数据序列中的辅助数据。在本专利技术的一实施例中，上述的状态检查单元是根据传输侧的一写入状态与接收侧的一读取状态来检查存储器单元的运作状态。在本专利技术的一实施例中，上述的写入控制模块包括一写入指针产生单元以及一写入控制单元。写入指针产生单元用以产生一写入指针。写入指针指示数据序列写入至存储器单元的地址。写入控制单元用以接收数据序列，移除数据序列中的辅助数据，并且根据写入指针来将移除辅助数据后的数据序列写入至存储器单元。在本专利技术的一实施例中，上述的读取控制模块包括一读取指针产生单元以及一读取控制单元。读取指针产生单元用以产生一读取指针。读取指针指示数据序列储存在存储器单元的地址。读取控制单元用以根据读取指针来读取存储器单元所储存的数据序列，并且添加辅助数据至数据序列。在本专利技术的一实施例中，上述的弹性缓冲器模块还包括一辅助判断单元。辅助判断单元用以记录被移除的辅助数据的一第一信息以及被添加的辅助数据的一第二信息。并且，辅助判断单元根据第一信息及第二信息来判断读取控制模块所输出的数据序列的辅助数据的整体是被添加还是被移除，并且将一判断结果输出至配置于接收侧的一控制器。在本专利技术的一实施例中，上述的辅助判断单元包括一第一计数单元、一第二计数单元以及一补偿检查单元。第一计数单元电性连接至写入控制模块，用以计数被移除的辅助数据的一第一数量。第二计数单元电性连接至读取控制模块，用以计数被添加的辅助数据的一第二数量。补偿检查单元用以根据第一数量及第二数量来判断读取控制模块所输出的数据序列的辅助数据的整体是被添加还是被移除，并且将判断结果输出至配置于接收侧的控制器。在本专利技术的一实施例中，上述的辅助数据是一传输接口标准所定义的跳跃顺序组(skiporderedset)中的跳跃符号(skipsymbol)。在本专利技术的一实施例中，上述的传输接口标准是序列先进附件(SerialAdvancedTechnologyAttachment，SATA)标准、高速外围零件连接接口(PeripheralComponentInterconnectExpress，PCIExpress)标准或通用序列总线3.0(UniversalSerialBus3.0，USB3.0)标准。在本专利技术的一实施例中，上述的存储器单元在写入状态与读取状态的操作下维持在一非溢位状态。在本专利技术的一实施例中，上述的读取控制模块通过添加辅助数据至数据序列来调整该传输侧的一写入速度与接收侧的一读取速度的差值在一容许范围内。本专利技术提供一种传输接口的弹性缓冲方法。此传输接口用以将一数据序列从一传输侧传递至一接收侧。弹性缓冲方法包括如下步骤。接收来自传输侧的数据序列。移除数据序列中至少部分的辅助数据，并且将移除辅助数据后的数据序列写入至一存储器单元。读取存储器单元所储存的数据序列。添加辅助数据至数据序列。在本专利技术的一实施例中，上述的弹性缓冲方法还包括根据传输侧的一写入状态与接收侧的一读取状态来检查存储器单元的一运作状态。在本专利技术的一实施例中，上述的移除数据序列中的辅助数据的步骤是根据检查结果来移除数据序列中的辅助数据。在本专利技术的一实施例中，上述的添加辅助数据至数据序列的步骤是根据检查结果来添加辅助数据至数据序列。在本专利技术的一实施例中，上述的将移除辅助数据后的数据序列写入至存储器单元的步骤包括如下步骤。产生一写入指针。根据写入指针来将移除辅助数据后的数据序列写入至存储器单元。写入指针指示数据序列写入至存储器单元的地址。在本专利技术的一实施例中，上述的读取存储器单元所储存的数据序列的步骤包括如下步骤。产生一读取指针。根据读取指针来读取存储器单元所储存的数据序列。读取指针指示数据序列储存在存储器单元的地址。在本专利技术的一实施例中，上述的弹性缓冲方法还包括如下步骤。本文档来自技高网...

【技术保护点】
一种弹性缓冲器模块，包括：一存储器单元，配置于一传输侧与一接收侧之间，用以接收、储存并输出来自该传输侧的一数据序列；一写入控制模块，配置于该传输侧，用以移除该数据序列中至少部分的辅助数据，并且将移除辅助数据后的该数据序列写入至该存储器单元；以及一读取控制模块，配置于该接收侧，用以读取该存储器单元所储存的该数据序列，并且添加辅助数据至该数据序列。

【技术特征摘要】
1.一种弹性缓冲器模块，包括：一存储器单元，配置于一传输侧与一接收侧之间，用以接收、储存并输出来自该传输侧的一数据序列；一写入控制模块，配置于该传输侧，用以移除该数据序列中至少部分的辅助数据，并且将移除辅助数据后的该数据序列写入至该存储器单元；以及一读取控制模块，配置于该接收侧，用以读取该存储器单元所储存的该数据序列，并且添加辅助数据至该数据序列。2.根据权利要求1所述的弹性缓冲器模块，还包括：一状态检查单元，用以检查该存储器单元的一运作状态，并且该状态检查单元将该运作状态的检查结果输出至该读取控制模块，该读取控制模块根据该检查结果来添加辅助数据至该数据序列。3.根据权利要求2所述的弹性缓冲器模块，其中该状态检查单元将该检查结果输出至该写入控制模块，该写入控制模块根据该检查结果来移除该数据序列中的辅助数据。4.根据权利要求2所述的弹性缓冲器模块，其中该状态检查单元是根据该传输侧的一写入状态与该接收侧的一读取状态来检查该存储器单元的该运作状态。5.根据权利要求1所述的弹性缓冲器模块，其中该写入控制模块包括：一写入指针产生单元，用以产生一写入指针，其中该写入指针指示该数据序列写入至该存储器单元的地址；以及一写入控制单元，用以接收该数据序列，移除该数据序列中的辅助数据，并且根据该写入指针来将移除辅助数据后的该数据序列写入至该存储器单元。6.根据权利要求1所述的弹性缓冲器模块，其中该读取控制模块包括：一读取指针产生单元，用以产生一读取指针，其中该读取指针指示该数据序列储存在该存储器单元的地址；以及一读取控制单元，用以根据该读取指针来读取该存储器单元所储存的该数据序列，并且添加辅助数据至该数据序列。7.根据权利要求1所述的弹性缓冲器模块，还包括：一辅助判断单元，用以记录被移除的辅助数据的一第一信息以及被添加的辅助数据的一第二信息，并且根据该第一信息及该第二信息来判断该读取控制模块所输出的该数据序列的辅助数据的整体是被添加还是被移除，并且将一判断结果输出至配置于该接收侧的一控制器。8.根据权利要求7所述的弹性缓冲器模块，其中该辅助判断单元包括：一第一计数单元，电性连接至该写入控制模块，用以计数被移除的辅助数据的一第一数量；一第二计数单元，电性连接至该读取控制模块，用以计数被添加的辅助数据的一第二数量；以及一补偿检查单元，用以根据该第一数量及该第二数量来判断该读取控制模块所输出的该数据序列的辅助数据的整体是被添加还是被移除，并且将该判断结果输出至配置于该接收侧的该控制器。9.根据权利要求1所述的弹性缓冲器模块，其中辅助数据为一传输接口标准所定义的跳跃顺序组中的跳跃符号。10.根据权利要求9所述的弹性缓冲器模块，其中该传输接口标准为序列先进附件标准、高速外围零件连接接口标准或通用序列总线3.0标准。11.根据权利要求1所述的弹性缓冲器模块，其中该存储器单元维持在一非溢位状态。12...

【专利技术属性】
技术研发人员：陈志铭，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：