集成电路及其测试系统技术方案

一种集成电路(Integrated?Circuit)，包括输入单元、核心处理单元及M个输出缓冲单元，其中M为大于1的自然数。输入单元具有输出控制接脚，以接收输出控制信号。核心处理单元耦接至输入单元，以接收输出控制信号，以提供M个输出控制信号。M个输出缓冲单元耦接至核心处理单元，并分别响应于M个输出控制信号时分多工地为致能，以分别在M个操作期间中输出M个输出信号。

【技术实现步骤摘要】
集成电路及其测试系统
本专利技术是有关于一种集成电路(Integrated Circuit)及其测试系统。
技术介绍
在科技发展日新月异的现今时代中，各种集成电路(Integrated Circuit)被开发出来，以便利人们的生活。一般来说，集成电路的输出接脚信号需经测试，以确保其可正确地执行使用者预期的运算操作。随着芯片制造制程的几何尺寸不断缩小，集成电路所能实现的运算功能及其输出输入的接脚数目亦对应地提升。这样一来，将使得使用针对其进行测试的后端机台亦需要对应地升级,来因应日益增加的接脚数目。这样一来,往往导致后端测试成本提高,及测试机台产能不足的情况。
技术实现思路
根据本专利技术的第一方面,提出一种集成电路(Integrated Circuit),包括输入单元、核心处理单元及M个输出缓冲单元，其中M为大于I的自然数。输入单元具有输出控制接脚，以接收输出控制信号。核心处理单元耦接至输入单元，以接收输出控制信号，并据以提供M个输出控制信号。M个输出缓冲单元耦接至核心处理单元，并分别响应于M个输出控制信号时分多工地为致能，以分别在M个操作期间中输出M个输出信号。根据本专利技本文档来自技高网...

【技术保护点】
一种集成电路，包括：一输入单元，具有一输出控制接脚，用以接收一输出控制信号；一核心处理单元，耦接至该输入单元，用以接收该输出控制信号，并据以提供M个输出控制信号，M为大于1的自然数；以及M个输出缓冲单元，耦接至该核心处理单元，该M个输出缓冲单元分别响应于该M个输出控制信号，时分多工地为致能，以分别在M个操作期间中输出M个输出信号。

【技术特征摘要】
1.一种集成电路，包括: 一输入单元，具有一输出控制接脚，用以接收一输出控制信号； 一核心处理单元，耦接至该输入单元，用以接收该输出控制信号，并据以提供M个输出控制信号，M为大于I的自然数；以及 M个输出缓冲单元，耦接至该核心处理单元，该M个输出缓冲单元分别响应于该M个输出控制信号，时分多工地为致能，以分别在M个操作期间中输出M个输出信号。2.根据权利要求1所述的集成电路，其中该输出控制信号是由一测试装置所提供，该测试装置是经由一探针卡来与该集成电路连接。3.根据权利要求2所述的集成电路，其中该探针卡包括: 一切换单元，包括N个输入端及一输出端，N为大于或等于M的自然数，其中该N个输出端其中的M个输入端分别耦接至该M个输出缓冲单元，该输出端耦接至该测试装置，该切换单元还响应于该测试装置提供的一切换控制信号选择性地将该M个输入端其中一耦接至该输出端。4.根据权利要求2所述的集成电路，其中该测试装置还针对至少另外一个集成电路提出至少一第二输出控制信号，该另一个集成电路耦接至该探针卡，藉此该测试装置可通过该探针卡选择性地控制至少两个集成电路进行时分多工输出操作。5.根据权利要求1所述的集成电路，其中该输出控制信号是由一测试装置所提供，该测试装置是经由一桥接集成电路及一探针卡来与该集成电路连接。6.根据权利要求5所述的集成电路，其中该桥接集成电路包括: 一切换单元，包括N个输入端及一输出端，N为大于或等于M的自然数，其中该N个输出端其中的M个输入端分别耦接至该M个输出缓冲单元，该输出端经由该探针卡耦接至该测试装置，该切换单元还响应于该测试装置提供的一切换控制信号选择性地将该M个输入端其中一耦接至该输出端。7.根据权利要求5所述的集成电路，其中该测试装置还针对至少另外一个集成电路提出至少一第二输出控制信号，该另一个集成电路耦接至该桥接集成电路，藉此该测试装置可通过该桥接集成电路及该探针卡选择性地控制至少两个集成电路进行时分多工输出操作。8.—种测试系统,包括: 一测试装置，包括: 一控制单元，用以提供该输...

【专利技术属性】
技术研发人员：程智修，洪邦桢，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：