产生时钟信号的方法技术

本发明专利技术提供了一种通过在第一和第二时钟信号相位之间插值产生输出时钟信号的相位插值器电路。通过以下操作执行插值：检测所述第一时钟信号的边缘并施加第一电流以便为输出节点的电容充电至小于或等于电压比较器的切换阈值的电压电平，以及检测所述第二时钟信号的边缘并施加第二电流以便为所述输出节点的所述电容充电至超过所述电压比较器的所述切换阈值的电压电平。改变所述第一电流的大小以调整为所述输出节点的所述电容充电至超过所述电压比较器的所述切换阈值的电压电平的时间，并且调整从所述电压比较器输出的所述输出时钟信号的相位。

【技术实现步骤摘要】
相关申请的交叉引用本申请是2012年6月29日提交的序列号为13/538,276的美国专利申请的延续，后者要求2012年2月10日提交的序列号为61/597，491的美国临时专利申请的优先权，其公开内容在此引入作为参考。
本领域一般地涉及用于产生时钟信号的电路和方法，具体地说，涉及用于针对数字和混合信号系统使用高分辨率相位插值器架构产生时钟信号的电路和方法。
技术介绍
在许多数字和混合信号电路中，时钟信号产生是一项重要的功能，因为在此类系统中获得高性能通常需要具有精确相位的时钟。此类系统的实例包括锁相环和延迟锁相环、时钟和数据恢复电路、时间交错模数转换器(ADC)等。相位插值器通常用于通过两个输入时钟信号产生具有可调相位的输出时钟。相位插值器通常使用数字控制位确定作为两个输入时钟的相位加权和的输出时钟相位。传统上，使用电流型逻辑(CML)电路实现具有高相位分辨率的插值器。具体地说，通过标准CML型插值器，首先使用转换速率限制电路预处理两个输入时钟，然后将它们输入到插值器核心，所述插值器核心对两个转换速率限制输入时钟信号的相位进行插值。两个转换速率限制输入时钟相位之间的插值由C本文档来自技高网...

【技术保护点】
一种用于通过在第一输入时钟信号相位和第二输入时钟信号相位之间插值产生时钟信号的方法，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位，所述方法包括：检测到达所述第一输入时钟信号的边缘；响应于所述检测，可切换地将第一电流源连接到输出节点，以便向所述输出节点施加第一电流，并且仅使用所述第一电流将所述输出节点的电容充电至小于或等于电压比较器电路的切换阈值的电压电平；检测到达所述第二输入时钟信号的边缘；响应于所述检测，可切换地将第二电流源连接到所述输出节点，以便向所述输出节点施加第二电流，并且将所述输出节点的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平；以及控制所述第一电流源以...

【技术特征摘要】
2012.06.29 US 13/538,621;2012.06.29 US 13/538,2761.一种用于通过在第一输入时钟信号相位和第二输入时钟信号相位之间插值产生时钟信号的方法，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位，所述方法包括: 检测到达所述第一输入时钟信号的边缘； 响应于所述检测，可切换地将第一电流源连接到输出节点，以便向所述输出节点施加第一电流，并且仅使用所述第一电流将所述输出节点的电容充电至小于或等于电压比较器电路的切换阈值的电压电平； 检测到达所述第二输入时钟信号的边缘； 响应于所述检测，可切换地将第二电流源连接到所述输出节点，以便向所述输出节点施加第二电流，并且将所述输出节点的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平；以及 控制所述第一电流源以产生具有可变大小的第一电流，选择所述第一电流以调整将所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平的时间，并且因此调整从所述电压比较器电路输出的所述输出时钟信号的相移。2.根据权利要求1的方法，其中响应于检测到达所述第二输入时钟信号的边缘，所述方法进一步包括可切换地断开所述第一电流源与所述输出节点的连接，以便仅施加所述第二电流以将所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平。3.根据权利要求1的方法，其中所述第二电流是固定电流。4.根据权利要求1的方法，其中所述第一和第二输入时钟信号是CMOS轨到轨信号，并且其中所述输出时钟信号`实质上是CMOS轨到轨信号。5.根据权利要求1的方法，其中响应于检测到达所述第二输入时钟信号的边缘，所述方法进一步包括维护连接到所述输出节点...

【专利技术属性】
技术研发人员：A·阿格拉沃尔，J·F·布尔扎凯利，S·V·雷洛夫，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：