一种高一致性的阻变存储器及其制备方法技术

本发明专利技术公开了一种高一致性的阻变存储器及其制备方法，采用衬底硅的图形化区域做底电极并与选择性重掺杂相结合的方法，通过选择合适的离子注入方向，使电场能可控的集中到局域的尖峰范围内，从而使每次操作以及每个器件的阻变行为发生在同一位置，进而有效提高器件一致性。本发明专利技术采用较简单的工艺方法，即可制备高一致性阻变存储器，同时避免采用贵金属Pt做电极，更有利于工艺集成。

【技术实现步骤摘要】

本专利技术涉及阻变存储器(RRAM)，具体涉及一种高一致性的阻变存储器设计方案及其制备方法，属于CMOS超大规模集成电路(ULSI)中的非挥发存储器(Nonvolatilememory)性能优化及其制造
。
技术介绍
随着微电子技术不断向纳电子推进，如何应对尺寸缩小带来的各种问题已经成为半导体技术发展的关键。对存储器领域而言，进入纳米尺寸节点后，目前主流的存储器即DRAM、SRAM和Flash的缩小能力都将达到极限。尤其是非挥发性存储器的性能等参数随机涨落显著增加，可靠性问题日益严峻。为此，人们在过去几十年里，相继提出电荷陷阱存储器(CTM)、铁电存储器(FeRAM)、磁存储器(MRAM)、相变存储器(PRAM)，阻变存储器(RRAM)等。其中，阻变存储器以其结构简单、性能优异的良好特性，在最近几年获得了人们的广泛关注，并成为下一代主流存储器的研究热点。阻变存储器是基于存储介质的阻变特性实现信息存储的，目前主流的阻变存储器(图1)是基于过渡金属氧化物(TMO)的无机阻变存储器，主要由顶电极5、阻变材料薄膜4和底电极3三部分组成。一般认为，其阻变特性类似于软击穿:即在电场作用下，阻变材料薄膜的局部区域产生大量氧空位缺陷，并在电场作用下移动并堆积，最终在局域形成低阻导电通道。由此可见，电场对阻变存储器的性能有着重要影响。同时，由于目前主流阻变存储器上下电极面积(相对于导电通道而言)太大，在整个器件区域内电场分布均匀，所以对不同器件或者同一器件的不同操作中，阻变材料薄膜在电场作用下发生软击穿的具体位置是随机的。这正是导致阻变存储器一致性问题的重要原因之一。针对以上问题，一种普遍的解决思路是，在阻变薄膜层中形成电场集中的区域。按照这种思路，研究人员提出了多种具体的解决方案:中国专利申请201210016812.6公开了一种阻变存储器及其制造方法，使用具有刻蚀成针尖状的突出部的上电极来使电场集中在电极尖端附近，从而使导电通道在针尖附近产生，并使得导电通道的通断位置相对固定，这样可以降低阻变存储器的工作电压并提高其高低阻值分布的一致性。中国专利申请201110070280.X公开了一种阻变存储器及其制备方法。通过腐蚀在衬底表面形成尖峰结构，接着在其上生长下电极，形成尖峰状下电极，然后再淀积阻变材料和上电极，该阻变存储器能够通过尖峰结构的下电极降低器件功耗。上述两个专利技术专利申请都是通过刻蚀的各向异性产生尖峰状凹槽，这种工艺方法强烈的依靠刻蚀技术，实际操作中，要仔细严格控制刻蚀条件，操作难度较大，增加了工艺的复杂性。
技术实现思路
基于上述内容，本专利技术提供，通过采用选择性重掺杂底电极，使电场能可控的集中到局域的尖峰范围内，从而使每次操作以及每个器件的阻变行为发生在同一位置，进而有效提高器件一致性。本专利技术的技术方案如下:一种高一致性的阻变存储器，包括:衬底、绝缘层、底电极、阻变材料薄膜和顶电极，其中，所述绝缘层是沉积于衬底上的图形化绝缘层，所述底电极是对衬底图形化区域进行选择性重掺杂形成的尖峰状结构。进一步地,所述衬底为Si衬底；所述绝缘层为与Si衬底对应的Si材料体系绝缘层，包括Si3N4, SiO2等；所述阻变材料可以选用过渡金属氧化物材料,如HfOx, TaOx, ZrOx,WOx等，厚度为5?50nm ;所述顶电极材料为导电金属或金属氮化物，如Pt、Al、Ti和TiN坐寸ο上述阻变存储器的制备方法，包括以下步骤:I)在衬底上沉积绝缘层并图形化绝缘层，形成底电极图形化区域；2)对底电极图形化区域进行重掺杂处理，形成底电极重掺杂区域；3)在底电极重掺杂区域，通过反掺杂离子注入，形成尖峰状底电极；4)在尖峰状底电极及绝缘层上制备阻变材料薄膜；5)在阻变材料薄膜上制备并图形化顶电极。进一步地，步骤I)中，所述衬底的极性与重掺杂的极性相反。进一步地，步骤2)中重掺杂处理采用η型掺杂，步骤3)中反掺杂离子注入采用P型掺杂；或步骤2)中重掺杂处理采用P型掺杂，步骤3)中反掺杂离子注入采用η型掺杂。进一步地，η型掺杂注入五价元素杂质如P/As等，p型掺杂注入三价元素杂质如B坐寸ο进一步地，步骤3)中，反掺杂离子注入方向倾斜角的正切值不小于绝缘层高度与底电极图形宽度一半的比值。进行反掺杂离子倾斜注入时由于SiO2层的遮挡效应，调整注入方向使得恰好一个三角形区域内的重掺杂底电极不受反掺杂注入影响，而其余部分被中和，从而留下重掺杂的尖峰状底电极。进一步地，步骤4)中，通过物理气相沉积法(PVD)、原子层沉积法(ALD)或热氧化法制备阻变材料薄膜。进一步地，步骤5)中，通过溅射或电子束蒸发的方法制备顶电极。本专利技术的有益效果在于:( I)制作工艺与CMOS工艺兼容，且工艺步骤简单，容易实现。(2)底电极直接采用Si衬底的局部区域，避免采用常用的底电极材料一贵金属Pt，既节省成本，更有利于工艺集成。(3)能有效提高器件的一致性:如制备流程所述，通过倾斜方向的离子注入，借用SiO2层的遮挡效应能在底电极区域形成重掺杂的尖峰状顶电极结构，而尖峰状结构会使电场在尖峰处增强，从而使导电通道可控的在尖峰处形成，进而提高阻变发生的一致性。【附图说明】图1是现有技术中主流阻变存储器的截面图。图2是本专利技术高一致性的阻变存储器的主要结构截面图。图3是本专利技术制备方法中选择的衬底的截面图。图4是本专利技术制备方法中制备绝缘层的截面图。图5 (I)是本专利技术十字交叉器件结构的俯视图，其中虚线框所示区域截面即为其他示意图所述的截面图。图5 (2)是本专利技术制备方法中图形化底电极的截面图。图6是本专利技术制备方法中重掺杂底电极的截面图。图7 (I)是本专利技术一种反掺杂离子注入方向示意图。图7 (2)是本专利技术另一种反掺杂离子注入方向示意图。图8是本专利技术制备方法中形成尖峰状底电极的截面图。图9是本专利技术制备方法中制备阻变材料薄膜的截面图。图10是本专利技术高一致性的阻变存储器的整体结构截面图。其中:I 一衬底；2—绝缘层；3—底电极；3' —重掺杂尖峰区域；4 一阻变材料薄膜；5—顶电极。【具体实施方式】下面结合附图和【具体实施方式】对本专利技术作进一步详细描述:本专利技术高一致性的阻变存储器，主要结构如图2所示，包括底电极3、重掺杂尖峰区域3'，阻变材料薄膜4及顶电极5，其与主流阻变存储器结构(图1)的主要区别在于底电极3采用了选择性重掺杂的硅衬底，其重掺杂区域形成尖峰状结构，以使电场集中，阻变行为可控的在尖峰处发生。本专利技术制备高一致性阻变存储器的工艺结合附图描述如下:I)准备衬底。选择与重掺杂极性相反的衬底1，如图3所示，本实施例中选择P型硅片(厚度0.5mm, 100晶向)作为衬底；2)制备绝缘层。在衬底I上生长SiO2作为绝缘层2，厚度500nm，如图4所示；3)图形化底电极。通过普通光刻方法及RIE纯氩气物理刻蚀方法刻蚀绝缘层2形成底电极3图形化区域，宽度Ιμπι，如图5 (I)所示，底电极(BE)和顶电极(TE)形成十字交叉结构(crossbar)，其中十字交叉的部分即为有效阻变器件区域，两个较大方框是电极的引出pad ;图形化底电极的截面图如图5 (2)所示；4)底电极重掺杂。对底电极3图形区域进行重掺杂处理，通过η型掺杂注入杂质As，形成底电极重掺杂区本文档来自技高网...

【技术保护点】
一种高一致性的阻变存储器，包括：衬底、绝缘层、底电极、阻变材料薄膜和顶电极，其特征在于，所述绝缘层是沉积于衬底上的图形化绝缘层，所述底电极是对衬底图形化区域进行选择性重掺杂形成的尖峰状结构。

【技术特征摘要】
1.一种高一致性的阻变存储器，包括:衬底、绝缘层、底电极、阻变材料薄膜和顶电极，其特征在于，所述绝缘层是沉积于衬底上的图形化绝缘层，所述底电极是对衬底图形化区域进行选择性重掺杂形成的尖峰状结构。2.如权利要求1所述的高一致性的阻变存储器，其特征在于，所述衬底为Si衬底；所述绝缘层为与Si衬底对应的Si材料体系绝缘层，包括Si3N4, SiO2 ;所述阻变材料为过渡金属氧化物材料，包括HfOx, TaOx, ZrOx, WOx ;所述顶电极材料为导电金属或金属氮化物,包括 Pt、Al、Ti 和 TiN03.如权利要求1所述的高一致性的阻变存储器，其特征在于，所述阻变材料薄膜的厚度为5?50nm。4.一种高一致性的阻变存储器的制备方法，包括以下步骤: 1)在衬底上沉积绝缘层并图形化绝缘层，形成底电极图形化区域； 2)对底电极图形化区域进行重掺杂处理，形成底电极重掺杂区域； 3)在底电极重掺杂区域，通过反掺杂离子注入，形成尖峰状底电极； 4)在尖峰状底电极及绝缘层上制备阻变材料薄膜； 5)在阻变材料薄膜上制备并图形化顶电极。5.如权利要求4所述的高一致性的阻变存储器的制备方法，其特征在于，所述衬底为Si衬底；所述绝缘层...

【专利技术属性】
技术研发人员：黄如，余牧溪，蔡一茂，方亦陈，潘越，黎明，
申请(专利权)人：北京大学，
类型：发明
国别省市：