一种功率半导体器件及其制造方法技术

本发明专利技术涉及电子技术，具体的说是涉及一种电导调制型功率半导体器件及其制造方法。本发明专利技术的功率半导体器件，在器件终端n型缓冲层与p型集电区之间引入了一层氧化层，所述氧化层将终端区域n型缓冲层与p型集电区完全隔离，可以显著降低终端区域的空穴注入效率，抑制关断过程中终端等位环处的电流集中效应，降低等位环附近的温度，抑制器件终端的热击穿和动态雪崩击穿，改善器件的关断特性，提高可靠性。本发明专利技术尤其适用于功率半导体器件。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及电子技术，具体的说是涉及一种电导调制型功率半导体器件及其制造方法。本专利技术的功率半导体器件，在器件终端n型缓冲层与p型集电区之间引入了一层氧化层，所述氧化层将终端区域n型缓冲层与p型集电区完全隔离，可以显著降低终端区域的空穴注入效率，抑制关断过程中终端等位环处的电流集中效应，降低等位环附近的温度，抑制器件终端的热击穿和动态雪崩击穿，改善器件的关断特性，提高可靠性。本专利技术尤其适用于功率半导体器件。【专利说明】
本专利技术涉及电子技术，具体的说是涉及一种电导调制型功率半导体器件及其制造方法。
技术介绍
功率半导体器件在功率处理和功率变换等领域得到了广泛的应用，在功率半导体器件的应用中击穿电压是功率半导体器件最重要的特性之一。在实际的器件工艺中，由于杂质在进行纵向扩散时也会横向扩散，因此实际形成的PN结的边沿轮廓是弯曲的，存在结面弯曲效应，在反向工作时电场线会在结面弯曲处集中，使实际PN结的击穿电压远小于理想的平行平面结。此外，器件工艺过程中表面形成的氧化层中也存在一定数量的可动离子和固定电荷，这些表面电荷对功率器件的耐压也存在明显的影响，过高的表面电场将导致器件表面提前击穿。因此，为了降低功率半导体器件边沿结面弯曲效应和表面电荷对击穿电压的影响，需要在器件的边沿采用终端结构以改善功率半导体器件的击穿电压，常见的终端结构有:场限环、场板、场限环和场板复合结构等。功率半导体器件终端结构的采用使器件的击穿电压得到了显著的改善，使实际PN结的击穿电压接近理想平行平面结的击穿电压。但终端结构的使用也使器件面临终端失效的相关问题，特别是随着功率半导体器件向更大功率和更高频率方向发展，与终端结构相关的新的失效模式在应用中显现出来，显著的影响了大功率器件(特别是大功率电导调制型器件)的可靠性。图1是传统的采用场限环和场板复合终端结构的绝缘栅双极型晶体管(IGBT)结构。随着器件向更大功率和更高频率方向发展，该结构在关断过程中面临着严重的终端等位环处电流输运集中引起的失效问题，具体失效机理为:在IGBT正向导通时，正的栅压使MOS沟道开启，在集电极(阳极)正电压的作用下，大量的空穴从阳极注入漂移区并与从MOS沟道进入漂移区中的电子形成电导调制，使得IGBT具有正向导通压降小、损耗低的优点。然而，在IGBT反向关断时，由于IGBT负载一般是电感，负载电感电流不能突变，因而流过IGBT的电流不能突变，因此在关断过程中所有流过IGBT的电流必须由阳极注入漂移区的空穴电流提供。然而，对于大面积的场限环和场板复合终端区域，大量从阳极注入的空穴不能经过浮空的场限环流出，而是通过终端与元胞交界的终端等位环处流出，因而会在终端等位环处形成电流输运集中现象。在终端等位环处的电流输运集中会引起局部温度的快速升高，从而引起动态雪崩效应和热击穿，导致器件烧毁失效，器件的关断可靠性大大降低。针对上述问题，本专利技术以降低等位环处电流集中效应为目的，提出了一种功率半导体器件的终端结构及其制作方法。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出。本专利技术解决上述技术问题所采用的技术方案是:一种功率半导体器件，包括有源区和终端结构，所述终端结构包括N-漂移区9、N型缓冲层10、p型集电区11、金属集电极3、P型等位环6、P型场限环7和N型截止环8 ;其中N型缓冲层10位于N-漂移区9和p型集电区11之间，P型集电区11位于N型缓冲层10和金属集电极3之间；所述P型等位环6位于靠近有源区的N-漂移区9中，P型等位环6与有源区金属发射极等电位连接；所述N型截止环8位于远离有源区的N-漂移区9中；P型等位环6和N型截止环8之间的N-漂移区9中具有若干P型场限环I ；P型等位环6、P型场限环7、N型截止环8和N-漂移区9的表面具有场氧化层13，场氧化层13表面与P型等位环6、P型场限环7和N型截止环8对应的位置处分别具有金属场板12 ;其特征在于，还包括氧化层14，所述氧化层14设置在n型缓冲层10和p型集电区11之间，将n型缓冲层10与p型集电区11完全隔离。具体的，所述氧化层14与功率半导体器件的边沿不接触。具体的，所述有源区包括发射极和栅极结构，所述栅极结构为沟槽栅结构、平面栅结构和具有载流子存贮层的平面栅结构中的一种结构构成。进一步的，有源结构为沟槽栅结构，包括金属发射极I和栅极2，所述金属发射极I和栅极2均为多个，金属发射极I和栅极2间隔交替设置在n-漂移区9的上表面且第一个和最后一个均为金属发射极I，其中，第一个金属发射极I位于n-漂移区9上表面的端部，金属发射极I和栅极2之间通过场氧化层13隔离，每个栅极2的下表面均连接I个槽型栅极15，所述槽型栅极15位于n-漂移区9中，在n-漂移区9的上层端部还设置有P型体区5，所述P型体区5的上表面与金属发射极I的下表面和氧化层13的下表面连接，并被多个槽型栅极15分为多个部分，槽型栅极15的深度大于P型体区5的深度，在P型体区5中的槽型栅极15的侧面均设置有n型源区4，n型源区4的上表面与金属发射极I的下表面和氧化层13的下表面连接。具体的，所述氧化层14为多个不连续的区域。所述氧化层14可与器件边沿齐平也可与器件边沿有一定的距离，有一定的距离可进一步避免所述氧化层14在硅片划片过程中受到损伤。所述氧化层14的位置、厚度、长度和宽度可以随设计要求相应改变，可以是连续的也可以是非连续的。所述栅极结构不限于沟槽栅结构，也可以是平面栅或具有载流子存贮层的平面栅或沟槽栅。所述的p型集电极区11可以是电场终止结构、透明阳极结构或阳极短路结构。所述终端结构不仅限于应用在IGBT中，也可以应用于晶闸管、功率二极管等半导体功率器件。所述器件的半导体材料采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等，其电极和金属连线可以是铝、铜或者其它合适的金属或合金。一种功率半导体器件的制造方法，其特征在于，包括以下步骤:第一步:在n-衬底上高能离子注入n型杂质并高温退火形成n型缓冲层10 ；第二步:利用高能氧离子注入以及高温退火形成氧化层14 ；第三步:在完成氧化层14制备后，翻转硅片，减薄至所需厚度，完成传统的正面工艺；第四步:最后翻转硅片，进行背部p型杂质注入并退火激活杂质形成p型集电区11和金属集电极3及其它结构。一种功率半导体器件的制造方法，其特征在于，包括以下步骤:第一步:n-衬底上完成传统的正面工艺；第二步:翻转硅片，减薄硅片至所需厚度，高能离子注入n型杂质并退火形成n型缓冲层10 ；第三步:完成n型缓冲层10后再进行氧离子的高能离子注入，为了不损伤器件正面结构，采用低温局部激光退火技术形成氧化层14 ；第五步:进行p型杂质注入并退火激活杂质形成P型集电区11和金属集电极3及其它结构。本专利技术的有益效果为，通过在器件终端n型缓冲层10与p型集电区11之间引入一层氧化层14，所述氧化层将终端区域n型缓冲层10与p型集电区11完全隔离，可以显著降低终端区域的空穴注入效率，抑制关断过程中终端等位环处的电流集中效应，降低等位环附近的温度，抑制器件终端的热击穿和动态雪崩击穿，改善器件的关断特性，提高可靠性。所述结构仅在终端部分引入氧化层，因而对器件的导通特性影响很小。本文档来自技高网...

【技术保护点】
一种功率半导体器件，包括有源区和终端结构，所述终端结构包括N?漂移区（9）、N型缓冲层（10）、p型集电区（11）、金属集电极（3）、P型等位环（6）、P型场限环（7）和N型截止环（8）；其中N型缓冲层（10）位于N?漂移区（9）和p型集电区（11）之间，p型集电区（11）位于N型缓冲层（10）和金属集电极（3）之间；所述P型等位环（6）位于靠近有源区的N?漂移区（9）中，P型等位环（6）与有源区金属发射极等电位连接；所述N型截止环（8）位于远离有源区的N?漂移区（9）中；P型等位环（6）和N型截止环（8）之间的N?漂移区（9）中具有若干P型场限环（7）；P型等位环（6）、P型场限环（7）、N型截止环（8）和N?漂移区（9）的表面具有场氧化层（13），场氧化层（13）表面与P型等位环（6）、P型场限环（7）和N型截止环（8）对应的位置处分别具有金属场板（12）；其特征在于，还包括氧化层（14），所述氧化层（14）设置在n型缓冲层（10）和p型集电区（11）之间，将n型缓冲层（10）与p型集电区（11）完全隔离。

【技术特征摘要】

【专利技术属性】
技术研发人员：张金平，顾鸿鸣，单亚东，邹有彪，刘竞秀，李泽宏，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：