移位寄存器单元电路、移位寄存器、阵列基板及显示设备制造技术

本发明专利技术实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，本发明专利技术实施例提供的移位寄存器单元电路采用较少数目的薄膜晶体管，用以抑制电路中的干扰噪声，在实现了移位寄存器单元的信号传输功能和降噪功能的同时节省了布线空间，减小了移位寄存器单元电路占用的面积，从而实现了使用该移位寄存器的液晶显示器的窄边框。

【技术实现步骤摘要】
【专利摘要】本专利技术实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，本专利技术实施例提供的移位寄存器单元电路采用较少数目的薄膜晶体管，用以抑制电路中的干扰噪声，在实现了移位寄存器单元的信号传输功能和降噪功能的同时节省了布线空间，减小了移位寄存器单元电路占用的面积，从而实现了使用该移位寄存器的液晶显示器的窄边框。【专利说明】移位寄存器单元电路、移位寄存器、阵列基板及显示设备
本专利技术涉及液晶显示技术，尤其涉及一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备。
技术介绍
液晶显示器(LCD)具有重量轻，厚度薄以及低功耗等优点，广泛应用于电视机、移动终端等电子设备中。液晶显示器内部存在多个由数据线和栅线围成的像素单元，在进行显示时，通过设置在液晶显示器边缘的栅极驱动器向栅线输入扫描信号，实现各像素的逐行扫描，而扫描信号由栅极驱动器中的移位寄存器产生。常用移位寄存器单元电路的结构中存在十二个薄膜晶体管(TFT)以及一个电容，使用了较多数目的薄膜晶体管来降低移位寄存器单元电路的噪声电压，保证信号的稳定性输出。电路需要占用较大的空间，导致使用该电路的液晶显示器的边框较大，无法实现液晶显示器的窄边框。
技术实现思路
本专利技术实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，以实现液晶显示器的窄边框。一种移位寄存器单元电路，包括:输入模块，用于接收输入信号，将输入信号输出给上拉节点；输出模块,用于接收输入信号,在第一时钟信号控制下输出驱动信号；下拉模块，用于在下拉节点的控制下，下拉上拉节点和信号输出端电位；下拉控制模块，用于在输入信号控制下拉低下拉节点，在第二时钟信号控制下拉高下拉节点；复位模块，用于在复位信号控制下，对上拉节点和信号输出端电位进行复位。一种移位寄存器，包括级联的多级本专利技术实施例提供的移位寄存器单元电路，其中，第一级移位寄存器单元的输入信号为帧开始信号，除第一级移位寄存器单元外，其余各级移位寄存器单元的输入信号为上一级移位寄存器单元的输出信号；除最后一级移位寄存器单元外，其余各级移位寄存器单元电路中的复位信号为下一级移位寄存器单元电路的输出信号。一种阵列基板，包括本专利技术实施例提供的移位寄存器。一种显示设备，包括本专利技术实施例提供的阵列基板。本专利技术实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，本专利技术实施例提供的移位寄存器单元电路采用较少数目的薄膜晶体管，用以抑制电路中的干扰噪声，在实现了移位寄存器单元的信号传输功能和降噪功能的同时节省了布线空间，减小了移位寄存器单元电路占用的面积，从而实现了使用该移位寄存器的液晶显示器的窄边框。【专利附图】【附图说明】图1为本专利技术实施例提供的一种移位寄存器单元电路图；图2为本专利技术实施例提供的一种较佳的移位寄存器单元电路图；图3为本专利技术实施例提供的一种移位寄存器电路图；图4为本专利技术实施例提供的一种移位寄存器单元电路逻辑时序图。【具体实施方式】本专利技术实施例提供一种移位寄存器单元电路、移位寄存器、阵列基板及显示设备，涉及液晶显示技术，本专利技术实施例提供的移位寄存器单元电路采用较少数目的薄膜晶体管，用以抑制电路中的干扰噪声，在实现了移位寄存器单元的信号传输功能和降噪功能的同时节省了布线空间，减少了移位寄存器单元电路中电路元件的个数，减小了移位寄存器单元电路占用的面积，从而实现了使用该移位寄存器的液晶显示器的窄边框。如图1所示，本专利技术实施例提供一种移位寄存器单元电路，包括:输入模块101，用于接收输入信号，将输入信号输出给上拉节点；输出模块102，用于接收输入信号，在第一时钟信号控制下输出驱动信号；下拉模块103，用于在下拉节点的控制下，下拉上拉节点和信号输出端电位；下拉控制模块104，用于在输入信号控制下拉低下拉节点，在第二时钟信号控制下拉高下拉节点；复位模块105，用于在复位信号控制下，对上拉节点和信号输出端电位进行复位。本专利技术实施例提供的移位寄存器单元电路使用数目较少薄膜晶体管来抑制电路中的干扰噪声，在实现了移位寄存器单元的信号传输功能和降噪功能的同时节省了布线空间，减少了移位寄存器单元电路中电路元件的个数，减小了移位寄存器单元电路占用的面积，从而实现了使用该移位寄存器的液晶显示器的窄边框。其中，输入模块101具体包括:第一薄膜晶体管，栅极和漏极连接信号输入端，源极连接上拉节点。输出模块102具体包括:第二薄膜晶体管，栅极连接上拉节点，漏极连接第一时钟信号输入端，源极连接信号输出端；电容，第一极连接上拉节点，第二极连接信号输出端。下拉控制模块104具体包括:第三薄膜晶体管，漏极和栅极连接第二时钟信号输入端，源极连接下拉节点；第四薄膜晶体管，栅极连接信号输入端，漏极连接第三薄膜晶体管的源极，源极连接低电压电平输入端。下拉模块103具体包括:第五薄膜晶体管，栅极连接下拉节点，漏极连接上拉节点，源极连接低电压电平输入端;第六薄膜晶体管，栅极连接下拉节点，漏极连接信号输出端，源极连接低电压电平输入端。复位模块105具体包括:第七薄膜晶体管，栅极连接信号复位端，源极连接低电压电平输入端，漏极连接上拉节点；第八薄膜晶体管，栅极连接信号复位端，漏极连接信号输出端，源极连接低电压电平输入端。具体的，如图2所示，图1所示的移位寄存器单元电路的具体结构包括:第一薄膜晶体管Tl，栅极和漏极连接信号输入端；第二薄膜晶体管T2，栅极连接第一薄膜晶体管Tl的源极，漏极连接第一时钟信号输入端，源极连接信号输出端；第三薄膜晶体管T3，漏极和栅极连接第二时钟信号输入端；第四薄膜晶体管T4，栅极连接信号输入端，漏极连接第三薄膜晶体管T3的源极，源极连接低电压电平输入端；第五薄膜晶体管T5，栅极连接第三薄膜晶体管T3的源极，漏极连接第一薄膜晶体管Tl的源极，源极连接低电压电平输入端；第六薄膜晶体管T6，栅极连接第三薄膜晶体管T3的源极，漏极连接信号输出端，源极连接低电压电平输入端；第七薄膜晶体管T7，栅极连接信号复位端，源极连接低电压电平输入端，漏极连接上拉节点；第八薄膜晶体管T8，栅极连接信号复位端，漏极连接信号输出端，源极连接低电压电平输入端。电容Cl，第一极连接第一薄膜晶体管Tl的源极，第二极连接信号输出端。上拉节点位于电容Cl的第一极，下拉节点位于第三薄膜晶体管T3的源极。第二时钟信号输入端仅连接第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5及第六薄膜晶体管T6，就实现了降低移位寄存器单元电路的噪声电压，保证移位寄存器单元电路的信号的稳定输出，减少了移位寄存器单元电路中电路元件的个数，减小了移位寄存器单元电路占用的面积，进而实现了使用该移位寄存器的液晶显示器的窄边框。如图3所示，本专利技术实施例还提供的一种移位寄存器，包括级联的多级如I或图2所示的移位寄存器单元电路。图3所示的移位寄存器中，第一级移位寄存器单元的的输入信号为帧开始信号(STV)，除第一级移位寄存器单元外，其余各级移位寄存器单元的输入信号为上一级移位寄存器单元的输出信号；除最后一级移位寄存器单元外，其余各级移位寄存器单元电路中的复位信号为下一级移位寄存器单元电路的输出信号。较佳地，上述移位寄存器及移位寄存器单元电路中所有薄膜晶体本文档来自技高网...

【技术保护点】
一种移位寄存器单元电路，其特征在于，包括：输入模块，用于接收输入信号，将所述输入信号输出给上拉节点；输出模块，用于接收所述输入信号，在第一时钟信号控制下输出驱动信号；下拉模块，用于在下拉节点的控制下，下拉所述上拉节点和信号输出端电位；下拉控制模块，用于在输入信号控制下拉低所述下拉节点，在第二时钟信号控制下拉高所述下拉节点；复位模块，用于在复位信号控制下，对所述上拉节点和信号输出端电位进行复位。

【技术特征摘要】

【专利技术属性】
技术研发人员：谷晓芳，马睿，胡明，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：