移位寄存器单元及驱动方法、移位寄存器电路及显示装置制造方法及图纸

本发明专利技术的实施例提供一种移位寄存器单元及驱动方法、移位寄存器电路及显示装置，涉及显示器制造领域，能够在一个移位寄存器单元实现两条栅线信号的输出，便于产品的电路集成设计，同时有利于实现产品的窄边框化。该移位寄存器单元包括：第一输入模块、第二输入模块、第一栅线驱动信号模块、第二栅线驱动信号模块、下拉模块和复位模块。本发明专利技术的实施例应用于显示器制造。

【技术实现步骤摘要】
移位寄存器单元及驱动方法、移位寄存器电路及显示装置
本专利技术涉及显示器制造领域，尤其涉及一种移位寄存器单元及驱动方法、移位寄存器电路及显示装置。
技术介绍
近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA（GateDriveronArray，阵列基板行驱动）的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。其中，移位寄存器电路包括若干个移位寄存器单元，每一移位寄存器单元对应一条栅线，具体的每一移位寄存器单元的输出端连接一条栅线；且一移位寄存器单元的输出端连接下一移位寄存器单元的输入端。专利技术人发现传统的移位寄存器电路中每个移位寄存器单元只对应为一行像素的栅线提供信号输入，此时需要GOA单元电路的数量与显示区域栅线的数量一致，因此分辨率越来越高时，需要的GOA单元电路的数量也越来越多，因此不利于产品的集成设计，尤其不利于窄边框产品的实现。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及驱动方法、移位寄存器电路及显示装置，能够在一个移位寄存器单元实现两条栅线信号的输出，便于产品的电路集成设计，同时有利于实现产品的窄边框化。为达到上述目的，本专利技术的实施例采用如下技术方案：一方面，提供一种移位寄存器单元，包括：第一输入模块、第二输入模块、第一栅线驱动信号模块、第二栅线驱动信号模块、下拉模块和复位模块；所述第一输入模块连接输入端和第一节点，用于向所述第一节点输入第一电压；所述第一栅线驱动信号模块连接第一时钟信号端、第一输出端和所述第一节点，用于存储所述第一电压，并在所述第一电压和所述第一时钟信号端的时钟信号控制下通过所述第一输出端输出第一栅线驱动信号；所述第二输入模块连接第二节点和所述第一输出端，用于在所述第一栅线驱动信号的作用下向所述第二节点输出第二电压；所述第二栅线驱动信号模块连接第三节点、第二输出端、第二时钟信号端和所述第二节点，用于在所述第二电压和所述第二时钟信号端的时钟信号控制下通过所述第二输出端输出第二栅线驱动信号，并在所述第三节点输出第三电压；所述下拉模块连接参考电压端和所述第一节点、第二节点、第三节点、第一输出端、第二输出端，用于在所述第一输出端输出第一栅线驱动信号时将所述第三节点和第二输出端的电压拉至所述参考电压端的电压；在所述第二输出端输出第二栅线驱动信号时将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压；所述复位模块连复位端和所述第二节点、第二输出端和参考电压端，用于在所述复位端的信号控制下，将所述第二节点和所述第二输出端的电压拉至所述参考电压端的电压。可选的，所述下拉模块包括第一下拉单元、第二下拉单元和复位单元；所述第一下拉单元，连接所述第一节点、第三节点、第二输出端和所述参考电压端，用于在所述第一电压的控制下，将所述第二输出端和所述第三节点的电压拉至所述参考电压端的电压；所述第二下拉单元，连接所述第一节点、所述第三节点、第一输出端和所述参考电压端，用于在所述第三电压的控制下将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压；复位单元，连接所述第一节点、第一输出端、第二输出端和所述参考电压端，用于在所述第二输出端的第二栅线驱动信号控制下，将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压。可选的，所述下拉模块还包括：第一输出控制单元，连接所述第二节点、所述第一输出端和参考电压端，用于在所述第二节点的电压达到第二电压时，在所述第二电压的控制下将所述第一输出端的电压拉至所述参考电压端的电压。可选的，所述第一输入模块包括：第一开关晶体管，所述第一开关晶体管的源极和栅极连接所述输入端，所述第一开关晶体管的漏极连接所述第一节点。可选的，所述第一栅线驱动信号模块包括：第二开关晶体管和第一电容；所述第一电容的第一极连接所述第二开关晶体管的栅极和所述第一节点，所述第一电容的第二极连接所述第二开关晶体管的漏极，所述第二开关晶体管的源极连接所述第一时钟信号端；所述第一开关晶体管的漏极连接所述第一输出端。可选的，所述第二输入模块包括：第三开关晶体管，所述第三开关晶体管的源极和栅极连接所述第一输出端，所述第三开关晶体管的漏极连接所述第二节点。可选的，所述第二栅线驱动信号模块包括：第四开关晶体管和第二电容;所述第四开关晶体管的源极连接所述第二时钟信号端，所述第四开关晶体管的栅极连接所述第二节点，所述第四开关晶体管的漏极连接所述第二输出端；所述第二电容的第一极连接所述第二节点，所述第二电容的第二极连接所述第二输出端，所述第二输出端连接所述第三节点。可选的，所述第二栅线驱动信号模块包括：第四开关晶体管、第八开关晶体管和第二电容;所述第四开关晶体管的源极连接所述第二时钟信号端，所述第四开关晶体管的栅极连接所述第二节点，所述第四开关晶体管的漏极连接所述第二输出端；所述第八开关晶体管的栅极连接所述第二输出端，所述第八开关晶体管的源极连接所述第二时钟信号端，所述第八开关晶体管的漏极连接所述第三节点；所述第二电容的第一极连接所述第二节点，所述第二电容的第二极连接所述第二输出端。可选的，所述第二输出端连接所述第三节点。可选的，所述复位模块包括：第十三开关晶体管和第十四开关晶体管；所述第十三开关晶体管的栅极连接所述复位端，所述第十三开关晶体管的源极连接所述第二节点，所述第十三开关晶体管的漏极连接所述参考电压端；所述第十四开关晶体管的栅极连接所述复位端，所述第十四开关晶体管的源极连接所述第二输出端，所述第十四开关晶体管的漏极连接所述参考电压端。可选的，所述第一下拉单元包括：第七开关晶体管；所述第七开关晶体管的栅极连接所述第一节点，所述第七开关晶体管的源极连接所述第三节点，所述第七开关晶体管的漏极连接所述参考电压端。可选的，所述第一下拉单元还包括：第六开关晶体管，所述第六开关晶体管的栅极连接所述第一节点，所述第六开关晶体管的源极连接所述第二输出端，所述第六开关晶体管的漏极连接所述参考电压端；可选的，所述第二下拉单元包括：第九开关晶体管和第十开关晶体管，其中，所述第九开关晶体管的栅极连接所述第三节点，所述第九开关晶体管的源极连接所述第一节点，所述第九开关晶体管的漏极连接所述参考电压端；所述第十开关晶体管的栅极连接所述第三节点，所述第十开关晶体管的源极连接所述第一输出端，所述第十开关晶体管的漏极连接所述参考电压端。可选的，所述复位单元包括：第十一开关晶体管和第十二开关晶体管；所述第十一开关晶体管的栅极连接所述第二输出端，所述第十一开关晶体管的源极连接所述第一节点，所述第十一开关晶体管的漏极连接所述参考电压端；所述第十二开关晶体管的栅极连接所述第二输出端，所述第十二开关晶体管的源极连接所述第一输出端，所述第十二开关晶体管的漏极连接所述参考电压端。可选的，所述第一输出控制单元包括：第五开关晶体管；所述第五开关晶体管的栅极连接所述第二节点，所述第五开关晶体管的源极连接所述第一输出端，所述第五开关晶体管的漏极连接所述参考电压端。一方面，提供一种移位寄存器单元的驱动方法，包括：第一阶段本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一输入模块、第二输入模块、第一栅线驱动信号模块、第二栅线驱动信号模块、下拉模块和复位模块；所述第一输入模块连接输入端和第一节点，用于向所述第一节点输入第一电压；所述第一栅线驱动信号模块连接第一时钟信号端、第一输出端和所述第一节点，用于存储所述第一电压，并在所述第一电压和所述第一时钟信号端的时钟信号控制下通过所述第一输出端输出第一栅线驱动信号；所述第二输入模块连接第二节点和所述第一输出端，用于在所述第一栅线驱动信号的作用下向所述第二节点输出第二电压；所述第二栅线驱动信号模块连接第三节点、第二输出端、第二时钟信号端和所述第二节点，用于在所述第二电压和所述第二时钟信号端的时钟信号控制下通过所述第二输出端输出第二栅线驱动信号，并在所述第三节点输出第三电压；所述下拉模块连接参考电压端和所述第一节点、第三节点、第一输出端、第二输出端，用于在所述第一输出端输出第一栅线驱动信号时将所述第三节点和第二输出端的电压拉至所述参考电压端的电压；在所述第二输出端输出第二栅线驱动信号时将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压；所述复位模块连接复位端和所述第二节点、第二输出端和参考电压端，用于在所述复位端的信号控制下，将所述第二节点和所述第二输出端的电压拉至所述参考电压端的电压。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一输入模块、第二输入模块、第一栅线驱动信号模块、第二栅线驱动信号模块、下拉模块和复位模块；所述第一输入模块连接输入端和第一节点，用于向所述第一节点输入第一电压；所述第一栅线驱动信号模块连接第一时钟信号端、第一输出端和所述第一节点，用于存储所述第一电压，并在所述第一电压和所述第一时钟信号端的时钟信号控制下通过所述第一输出端输出第一栅线驱动信号；所述第二输入模块连接第二节点和所述第一输出端，用于在所述第一栅线驱动信号的作用下向所述第二节点输出第二电压；所述第二栅线驱动信号模块连接第三节点、第二输出端、第二时钟信号端和所述第二节点，用于在所述第二电压和所述第二时钟信号端的时钟信号控制下通过所述第二输出端输出第二栅线驱动信号，并在所述第三节点输出第三电压；所述下拉模块连接参考电压端和所述第一节点、第三节点、第一输出端、第二输出端，用于在所述第一输出端输出第一栅线驱动信号时将所述第三节点和第二输出端的电压拉至所述参考电压端的电压；在所述第二输出端输出第二栅线驱动信号时将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压；所述复位模块连接复位端和所述第二节点、第二输出端和参考电压端，用于在所述复位端的信号控制下，将所述第二节点和所述第二输出端的电压拉至所述参考电压端的电压。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括第一下拉单元、第二下拉单元和复位单元；所述第一下拉单元，连接所述第一节点、第三节点、第二输出端和所述参考电压端，用于在所述第一电压的控制下，将所述第二输出端和所述第三节点的电压拉至所述参考电压端的电压；所述第二下拉单元，连接所述第一节点、所述第三节点、第一输出端和所述参考电压端，用于在所述第三电压的控制下将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压；复位单元，连接所述第一节点、第一输出端、第二输出端和所述参考电压端，用于在所述第二输出端的第二栅线驱动信号控制下，将所述第一节点和所述第一输出端的电压拉至所述参考电压端的电压。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉模块还包括：第一输出控制单元，连接所述第二节点、所述第一输出端和参考电压端，用于在所述第二节点的电压达到第二电压时，在所述第二电压的控制下将所述第一输出端的电压拉至所述参考电压端的电压。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块包括：第一开关晶体管，所述第一开关晶体管的源极和栅极连接所述输入端，所述第一开关晶体管的漏极连接所述第一节点。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一栅线驱动信号模块包括：第二开关晶体管和第一电容；所述第一电容的第一极连接所述第二开关晶体管的栅极和所述第一节点，所述第一电容的第二极连接所述第二开关晶体管的漏极，所述第二开关晶体管的源极连接所述第一时钟信号端；所述第二开关晶体管的漏极连接所述第一输出端。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输入模块包括：第三开关晶体管，所述第三开关晶体管的源极和栅极连接所述第一输出端，所述第三开关晶体管的漏极连接所述第二节点。7.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二栅线驱动信号模块包括：第四开关晶体管和第二电容；所述第四开关晶体管的源极连接所述第二时钟信号端，所述第四开关晶体管的栅极连接所述第二节点，所述第四开关晶体管的漏极连接所述第二输出端；所述第二电容的第一极连接所述第二节点，所述第二电容的第二极连接所述第二输出端，所述第二输出端连接所述第三节点。8.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二栅线驱动信号模块包括：第四开关晶体管、第八开关晶体管和第二电容；所述第四开关晶体管的源极连接所述第二时钟信号端，所述第四开关晶体管的栅极连接所述第二节点，所述第四开关晶体管的漏极连接所述第二输出端；所述第八开关晶体管的栅极连接所述第二输出端，所述第八开关晶体管的源极连接所述第二时钟信号端，所述第八开关晶体管的漏极连接所述第三节点；所述第二电容的第一极连接所述第二节点，所述第二电容的第二极连接...

【专利技术属性】
技术研发人员：姚星，韩承佑，吕敬，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：