程序化非挥发性内存装置的方法制造方法及图纸

本发明专利技术提供了一种程序化非挥发性内存装置的方法。一种依照本发明专利技术的范例实施例配置的闪存系统（300）使用虚拟接地阵列架构（302）。于程序化操作期间，用负衬底偏压来偏压目标内存单元（706），以减少或消除漏电流，否则该漏电流可能传导通过该目标内存单元（706）。该负衬底偏压亦藉由在位线（BL2）下方将空乏区（714）延伸得更深而减少于邻接目标单元的单元（708）中之程序干扰的发生，该位线（BL2）对应于目标装置之漏极。该负衬底偏压于验证操作（程序验证、软程序验证、擦除验证）期间亦可施加于目标内存单元（706），以减少或消除漏电流，否则该漏电流于验证操作期间可能引出错误。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种。一种依照本专利技术的范例实施例配置的闪存系统（300）使用虚拟接地阵列架构（302）。于程序化操作期间，用负衬底偏压来偏压目标内存单元（706），以减少或消除漏电流，否则该漏电流可能传导通过该目标内存单元（706）。该负衬底偏压亦藉由在位线（BL2）下方将空乏区（714）延伸得更深而减少于邻接目标单元的单元（708）中之程序干扰的发生，该位线（BL2）对应于目标装置之漏极。该负衬底偏压于验证操作（程序验证、软程序验证、擦除验证）期间亦可施加于目标内存单元（706），以减少或消除漏电流，否则该漏电流于验证操作期间可能引出错误。【专利说明】 本申请是申请号为200780014937.2，申请日为2007年4月5日，专利技术名称为“闪存装置中漏电流及程序干扰的减少”的专利技术专利申请的分案申请。
本专利技术之实施例大体上系关于闪存装置。详言之，本专利技术之实施例系关于用于闪存装置之程序化和验证操作。
技术介绍
闪存为一种电子内存媒体类型，其能够在没有操作电源的情况下保存其资料。闪存能在其可用年限期间被程序化、擦除、和再程序化(对于一般的闪存装置，其可以使用高达一百万次写入周期(write cycle) )0闪存在许多的消费者、商业、和其它的应用上愈来愈变得为大众所喜爱的可靠、小型、和价廉的非挥发性内存。随着电子装置变得愈来愈小，也就希望增加在譬如闪存单元之集成电路内存组件之每单位面积上储存之资料量。关于此方面，一种习知的闪存技术系基于使用能够储存二个位资料之电荷捕获介电组件之内存单元。于此种设置中，能够使用于电荷捕获介电组件之一侧之第一电荷储存区来储存一个位，而于该电荷捕获介电组件之另一侧之第二电荷储存区储存第二位。图1为习知双位内存单元100之剖面图。内存单元100包括氮化硅层102和具有第一埋置接面区106和第二埋置接面区108之P型半导体衬底104。第一埋置接面区106和第二埋置接面区108各由N+半导体材料所形成。氮化硅层102夹在二个氧化硅层(由组件符号110和112所识别)之间。或者，氮化硅层102可利用埋置之多晶硅岛或任何其它形式之电荷捕获层。在氧化硅层110之上方为多晶硅栅极114。栅极114系用N型杂质(例如磷)掺杂。内存单元100能够储存二个资料位:左位由画虚线之圆116表示；而右位由画虚线之圆118表示。实务上，内存单元100通常为对称且第一埋置接面区106和第二埋置接面区108为可交换。关于此点，第一埋置接面区106可用作为关于右位118之源极区，而第二埋置接面区108可用作为关于右位118之漏极区。反之，第二埋置接面区108可用作为关于左位116之源极区，而第一埋置接面区106可用作为关于左位116之漏极区。图2为依照习知阵列架构200设置之复数个双位内存单元之简化图(实际的阵列架构可包括数千个双位内存单元)。阵列架构200包括一些如上述形成在半导体衬底中之埋置的位线。图2描绘三条埋置的位线(组件符号202、204、和206)，各位线能够运作为阵列架构200中内存单元之漏极或源极。阵列架构200亦包括用来控制内存单元之栅极电压之一些字符线。图2描绘四条字符线(组件符号208、210、212和214)，该四条字符线通常与位线形成十字交叉图案。虽然图2中未显示，但是电荷捕获介电材料是被夹在位线和字符线间之接面中。图2中的虚线表示阵列架构200中之二个双位内存单元:第一单元216和第二单元218。值得注意的是，位线204是由第一单元216和第二单元218所共享。阵列架构200已知为虚拟接地架构，因为接地电位能施加至任何选择的位线而不需任何具有固定的接地电位的位线。用于阵列架构200之控制逻辑和电路于习知闪存操作期间(譬如:程序化；读取；擦除；和软程序化)管理内存单元之选择、施加至字符线之电压、和施加至位线的电压。电压系使用导电金属线和位线接点输送至位线。图2描绘三条导电金属线(组件符号220、222、和224)和三个位线接点(组件符号226、228、和230)。对于给定的位线，因为位线的电阻非常高，故每16条字符线使用一个位线接点。能藉由已知的热电子注入技术(亦已知为信道热电子或CHE程序化)而完成内存单元100之程序化。依照习知的程序化技术，右位118藉由施加相当高的程序化电压经由适当选择的字符线至栅极114、将对应于第一埋置接面区106 (于此情况其作用为源极)的位线接地、以及施加相当高的漏极偏压至对应于第二埋置接面区108 (于此情况其作用为漏极)的位线而被程序化。反之，左位116藉由施加相当高的程序化电压经由适当选择的字符线至栅极114、将对应于第二埋置接面区108 (于此情况其作用为漏极)的位线接地、以及施加相当高的漏极偏压至对应于第一埋置接面区106 (于此情况其作用为漏极)的位线而被程序化。再参照图2，设置于虚拟接地架构之闪存阵列之习知CHE程序化可造成过多的漏电流在未选用的字符线下方、字符线之间、和于位线接触区域内流动。此种位线漏电流能够增加所需之程序化电流数十微安培，该漏电流对于考虑此种闪存阵列之正常操作特征时为明显的数量。再者，由于内存单元之自然的退化，阵列经过许多次程序化-擦除循环后，此寄生漏电流之量能够大略地增加两个数量级的大小(100倍(100X))。在譬如可携式电子装置、无线电话等之低功率应用上，过多漏电流可能是非常不希望的。过多漏电流在实际的闪存装置中可有其它的负面意义，譬如:由于IR沿着位线从过多电流下降而降低程序化效率，以及由于在未选用的字符线出现之信道电流而于未选用的字符线上内存单元之干扰。在对于虚拟接地架构之习知验证操作期间-软程序验证、擦除验证、和程序验证，亦能发生位线漏电流。此等验证操作相似于上述之程序化操作，然而，施加了较低的字符线电压和较低之漏极偏压。此等验证操作之目的系在于根据特定的验证操作，决定是否目标内存单元之阈值电压(Vt)是在对应于可接受之软程序化状态、可接受之擦除化状态、或可接受之程序化状态的所希望之范围内。不管被验证之特定之Vt如何，该验证操作于目标内存单元中产生非常低的验证电流，并且比较该验证电流与由参考内存单元所产生之参考电流。即使小量的位线漏电流，亦能于验证操作中引出错误，因为测量电路测量结合了任何漏电流之实际的验证电流。当核心装置长度减少时，于程序化和验证操作期间之漏电流恶化。而且，当闪存小尺寸且内存单元之信道长度减少时，邻接装置之程序干扰亦增加。另外一种之程序干扰可发生于邻接内存单元，当该内存单元被程序化时，该等内存单元共享相同的字符线。当电子绕着位线扩散并注入邻接内存单元之氧化物中时，会引起此程序干扰，造成邻接内存单元之有效的程序化或软程序化。因此，希望于虚拟接地架构中于程序化内存单元期间控制、减少、或消除漏电流。亦希望于虚拟接地架构中于内存单元之验证操作期间控制、减少、或消除漏电流成分。此夕卜，希望于虚拟接地架构中减少与内存单元之程序化相关联之程序干扰。再者，由后续之详细说明和所附之申请专利范围，结合所附之图式和上述之
和先前技术，本专利技术之实施例之其它希望特征和特性将变得很清楚。
技术实现思路
此处所述之闪存程序化技术能够用于设置于虚拟接地架构中之内存单元(memoryce本文档来自技高网...

【技术保护点】
一种程序化非挥发性内存装置的方法，该非挥发性内存装置具有设置于虚拟接地架构中的单元阵列，各单元包含对应于该阵列中的字符线的栅极、形成于半导体衬底中并对应于该阵列中的位线的可选择的源极/漏极、以及形成于该半导体衬底中并对应于该阵列中的位线的可选择的漏极/源极，该方法包括下列步骤：选择该阵列中的目标单元以用于程序化；施加程序化电压至对应于该目标单元的该字符线；施加漏极偏压至对应于该目标单元的该漏极的第一可选择位线；将对应于该目标单元的该源极的第二可选择位线接地；调整负衬底偏压以响应该目标单元的写入周期以及响应该非挥发性内存装置的年限；以及在该目标单元的该半导体衬底处用该负衬底偏压控制位线漏电流，其中，该各单元的位线具有N型导电性，且该半导体衬底具有P型导电性。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：KT·常，T·瑟盖特，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：