通用串行总线装置及其制造方法制造方法及图纸

本发明专利技术涉及一种通用串行总线装置，包括：第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在第一电路板上并排成一排的若干第一金手指，第一金手指具有自第一表面向外暴露的第一电性接触面；第二电路板，具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在第二电路板上并于第一金手指后方排成一排的若干第二金手指，第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面；存储芯片和控制芯片，设置在第二表面上；以及塑封壳体，至少设置在第二表面上，并包封住存储芯片和控制芯片。本发明专利技术通用串行总线装置具有结构简单，使用寿命较长，可降低生产制造成本的优点。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种通用串行总线装置，包括：第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在第一电路板上并排成一排的若干第一金手指，第一金手指具有自第一表面向外暴露的第一电性接触面；第二电路板，具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在第二电路板上并于第一金手指后方排成一排的若干第二金手指，第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面；存储芯片和控制芯片，设置在第二表面上；以及塑封壳体，至少设置在第二表面上，并包封住存储芯片和控制芯片。本专利技术通用串行总线装置具有结构简单，使用寿命较长，可降低生产制造成本的优点。【专利说明】
本专利技术涉及一种通用串行总线装置，尤其涉及一种USB闪存驱动器。本专利技术还涉及一种制造上述通用串行总线装置的制造方法。
技术介绍
通用串行总线(Universal Serial Bus, USB)是连接计算机系统与外部设备的一个串口总线标准，也是一种输入输出接口技术规范，被广泛应用于个人电脑和移动设备等信息通讯产品，并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域。从1996年推出USB1.0版本以来，经历了 USB1.1、USB2.0版本，目前已经发展到USB3.0版本。各个版本的主要区别在于最大传输速率的不同。最早的USB1.0版本传输速率为1.5Mbps (192KB/S)，主要用于人机接口设备，例如键盘、鼠标、游戏杆等。在1998年推出的USB1.1传输速率达到了 12Mbps(l.5MB/s)，号称全速USB。而2000年推出的USB2.0传输速率更得到了进一步地提升，达到480Mbps ^OMB/s)的高速速率。目前最新的USB3.0号称具有5Gbps (640MB/s)的超高速速率，是USB 2.0的10倍。USB闪存驱动器(USB Flash Drive，UFD)又称U盘，是一种采用USB接口的无需物理驱动器的微型高容量移动存储产品。它采用的存储介质为闪存(Flash Memory)，不需要额外的驱动器，而是将驱动器及存储介质合二为一，只要接上电脑上的USB接口就可独立地存储读写数据。与USB3.0相应地，目前最新一代的UFD为UFD3.0。传统的UFD3.0结构中，金手指排列成两排，第一排由4个金属接触片组成，该4个金属接触片只要用于兼容USB3.0以下的版本的产品。第二排位于第一排后方，由5个金属接触片组成，这5个金属接触片是为了适应USB3.0而额外增加的。而目前,后排5个金属接触片一般先制成弹片，然后直接焊接在PCB板上。但是，在长时间的插拔情况下，弹片形式的5个金属接触片容易产生疲劳，导致失效，并且在制备过程中，其制备工艺一般也较复杂，所以其制造成本也较高。有鉴于此，有必要对现有的予以改进以解决上述问题。
技术实现思路
本专利技术的目的之一在于提供一种通用串行总线装置，其结构简单，使用寿命较长，并且可降低生产制造成本。本专利技术的另一目的在于提供一种制造上述通用串行总线装置的方法。为实现上述专利技术目的之一，本专利技术采用如下技术方案:一种通用串行总线装置，包括: 第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在所述第一电路板上并排成一排的若干第一金手指，所述第一金手指具有自第一表面向外暴露的第一电性接触面； 第二电路板，焊接至第一电路板的第一表面上，所述第二电路板具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在所述第二电路板上并于第一金手指后方排成一排的若干第二金手指，所述第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面； 存储芯片和控制芯片，设置在第二表面上； 及塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片。作为本专利技术的进一步改进，所述第二电路板长度短于所述第一电路板的长度，所述第二金手指为片状体，且向外突伸超出所述第二电路板的首端并贴靠在所述第一电路板的第一表面上。作为本专利技术的进一步改进，所述第二电路板的下表面以表面焊接方式焊接在所述第一电路板的第一表面上。作为本专利技术的进一步改进，所述第一金手指的数量为4个，所述第二金手指的数量为5个，并且所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。作为本专利技术的进一步改进，所述通用串行总线装置还包括设置在所述第二电路板未被塑封壳体封包的部分的电源组件和晶体振荡器。为实现上述另一专利技术目的，本专利技术还可以采用如下技术方案:一种通用串行总线装置的制造方法，包括如下步骤: 提供第一电路板，所述第一电路板具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在所述第一电路板上并排成一排的若干第一金手指，所述第一金手指具有自第一表面向外暴露的第一电性接触面； 提供存储芯片和控制芯片，将存储芯片和控制芯片以表面焊接方式焊接在所述第二表面上并通过引线与第一电路板电性连接； 通过注塑在第一电路板的第二表面形成塑封壳体以包封住所述存储芯片和控制芯片; 提供第二电路板，所述第二电路板具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在所述第二电路板上并排成一排的若干第二金手指，所述第二金手指具有暴露于外界的第二电性接触面； 及将所述第二电路板的下表面以表面焊接方式焊接在所述第一电路板的第一表面上，所述第二金手指位于所述第一金手指后方，所述第二电性接触面沿第一电路板厚度方向上位于所述第一电性接触面上方。作为本专利技术的进一步改进，所述第二电路板的长度短于所述第一电路板的长度，所述第二金手指为片状体，且向外突伸超出所述第二电路板的首端并贴靠在所述第一电路板的第一表面上。作为本专利技术的进一步改进，所述第一金手指的数量为4个，所述第二金手指的数量为5个，并且所述第一金手指和第二金手指的排列方式符合USB 3.0介面标准。作为本专利技术的进一步改进，在提供第二电路板的同时，还提供电源组件和晶体振荡器，将电源组件和晶体振荡器以表面焊接方式焊接在所述第二电路板的上表面上。与现有技术相比，本专利技术的有益效果在于:通过将两块电路板焊接叠加并且直接在两块电路板上形成两排金手指，使得本专利技术的通用串行总线装置结构简单，制造方便，使 用寿命较长，并且可降低生产制造成本。【专利附图】【附图说明】图1为本专利技术一实施例中通用串行总线装置的结构示意图。图2为图1中通用串行总线装置的分解图。图3为图1中第一电路板的结构示意图。图4为图1中第二电路板的结构示意图。图5为图1中通用串行总线装置的制造工艺流程图。【具体实施方式】请参见图1至4，本专利技术一实施例的通用串行总线装置，包括电路板组件(未标示)、包封在电路板组件上的塑封壳体2、以及设置在电路板组件上的电源组件3。该电源组件3暴露在外界。下面对本实施例中的各部件及各部件之间的相互关系进行详细描述。电路板组件包括第一电路板11、与第一电路板11电性连接的第二电路板12、一个存储芯片13和一个控制芯片14、以及晶体振荡器15,第二电路板12的长度短于第一电路板11的长度。通过该第一电路板11和第二电路板12实现双通道连接。该电路板组件各部件的具体结构如下: 第一电路板11具有相对设置的本文档来自技高网...

【技术保护点】
一种通用串行总线装置，其特征在于：该装置包括：第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在所述第一电路板上并排成一排的若干第一金手指，所述第一金手指具有自第一表面向外暴露的第一电性接触面；第二电路板，焊接至第一电路板的第一表面上，所述第二电路板具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在所述第二电路板上并于第一金手指后方排成一排的若干第二金手指，所述第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面；存储芯片和控制芯片，设置在第二表面上；?及塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片。

【技术特征摘要】

【专利技术属性】
技术研发人员：侯建飞，徐健，
申请(专利权)人：智瑞达科技苏州有限公司，
类型：发明
国别省市：