开关驱动电路及运用该电路的数模转换器制造技术

本发明专利技术提供一种开关驱动电路及运用该电路的数模转换器，开关驱动电路包括基准单元和至少一个主单元。每个主单元至少包括相互连接的电流源以及阻抗受控元件。基准单元与电流源和阻抗受控元件耦接，基准单元用于提供至少一第一控制电压至电流源以及阻抗受控元件以控制阻抗受控元件的电阻值变化。通过上述方式，本发明专利技术的开关驱动电路中，基准单元和主单元均通过MOS管来实现，避免使用会占据较大芯片面积的电容元件，进而有效减少开关驱动电路的面积，降低数模转换器的成本；此外，该开关驱动电路输出的电压信号更干净，有效降噪，提高了数模转换器的性能。

【技术实现步骤摘要】
开关驱动电路及运用该电路的数模转换器
本专利技术涉及开关驱动
，特别是涉及一种开关驱动电路及运用该电路的数模转换器。
技术介绍
目前，HDTV（HighDefinitionTelevision，高清晰度电视）和BD（Blu-rayDisc，蓝光）播放器日益普及到人们的日常生活当中，其中HDTV和BD播放器均采用高精度、高速的数模转换器(Digital-to-AnalogConverter，DAC)来恢复高质量的图像或视频信息。在数模转换器中，开关驱动电路是一个重要的组成部分。开关驱动电路通常包括低压降稳压器（LowDropoutRegulator，下文简称LDO）和开关驱动电路核心部分，其中，LDO用于为开关驱动电路的核心部分提供一稳定的电源电压信号VDD2。然而，由于数模转换器是由数字信号进行控制，其工作工程中不断地重复进行开或关的切换动作，在不停的开关切换过程中，电源电压信号VDD2上会产生开关噪声(SwitchNoise)，从而影响数模转换器的动态性能。现有的数模转化器中，通常是在开关驱动电路中的LDO输出端采用较大的电容来抑制噪声。由于电容具有较大的体积，因而在开关驱动电路整体面积中电容占据很大的比重，导致开关驱动电路在电路设计中占用较多的芯片面积，进而增加数模转换器的成本。因此，本专利技术提供一种开关驱动电路及运用该电路的数模转换器，以解决上述问题。
技术实现思路
本专利技术主要解决的技术问题是提供一种开关驱动电路及运用该电路的数模转换器，可降低开关驱动电路所占用的芯片面积，节省数模转换器的成本。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种开关驱动电路，其包括基准单元和至少一个主单元，每个主单元至少包括相互连接的电流源以及阻抗受控元件；开关驱动基准单元与电流源和阻抗受控元件耦接，基准单元用于提供至少一第一控制电压至电流源以及阻抗受控元件以控制阻抗受控元件的电阻值变化。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种数模转换器，其包括相互连接的解码器以及开关驱动电路，所述开关驱动电路为上述的开关驱动电路。上述开关驱动电路中，基准单元和主单元均通过MOS管来实现，避免使用会占据较大芯片面积的电容元件，进而有效减少开关驱动电路的面积，降低数模转换器的成本；此外，不同于现有技术中通过LDO提供工作电压VDD2的工作机理，本专利技术的开关驱动电路通过引入电流源以及阻抗受控元件，并通过基准单元提供电流源和阻抗受控元件的控制电压信号，实现以电流流过阻抗受控元件的方式产生所需的工作电压的工作机理，使得该开关驱动电路输出的电压信号更干净，有效降噪，提高了数模转换器的性能。附图说明图1是根据本专利技术的数模转换器的结构示意图；图2是图1中数模转换器的电路图；图3是图1中的数模转换器的开关驱动电路的结构示意图；图4是图3中的开关驱动电路的主单元的电路图；图5是根据本专利技术第一实施例的开关驱动电路的电路图；图6是根据本专利技术第二实施例的开关驱动电路的电路图；图7是根据本专利技术第三实施例的开关驱动电路的电路图。具体实施方式本专利技术提供一种开关驱动电路，运用于数模转换器。下文将以电流型数模转换器为例，对本专利技术的技术方案进行详细说明。请参见图1和图2，图1是根据本专利技术第一实施例的数模转换器10的结构示意图，图2是图1中数模转换器10的电路图。如图1所示，本实施例的数模转换器10包括：解码器11、开关驱动电路12以及电源13。其中，解码器11与开关驱动电路12连接，开关驱动电路12与电源13连接。开关驱动电路12包括基准单元121和至少一个主单元122。如图2所示，本实施例的开关驱动电路12包括n个主单元122，解码器11输出多个数字信号D1-Dn给n个主单元122。电源13包括n个恒流源单元131，恒流源单元131的数量与主单元122的数量相等。在本实施例中，每个主单元122从基准单元121获取第一控制电压VBP和第二控制电压VBR。每个主单元122包括两个输出端QP和QN，以一个主单元122为例，输出端QP1与控制开关K1的控制端连接，输出端QN1与控制开关K2的控制端连接，相应的恒流源单元131的输出端分别与控制开关K1和K2的第一端连接，控制开关K1的第二端与电阻R1的一端连接，电阻R1的另一端接地，控制开关K2的第二端接地。当输出端QP1输出为“1”时，控制开关K1断开，若输出端QN1输出为“0”时，控制开关K2闭合，此时数模转换器10的输出端DACO为0。当输出端QP1输出为“0”时，控制开关K1闭合，若输出端QN1输出为“1”时，控制开关K2断开，此时数模转换器10的输出端DACO输出电压。因此，本实施例的数模转换器10通过解码器11控制开关驱动电路12产生开关驱动信号，进而控制电源13的输出电压（如输出端DACO的电压），以将解码器11输出的数字信号转换成模拟信号。请再参见图3，图3是图1中开关驱动电路12的结构示意图。如图3所示，本实施例的主单元122包括串联连接的电流源1221、锁存开关1222以及阻抗受控元件1223，基准单元121与电流源1221和阻抗受控元件1223耦接，基准单元121用于至少提供一控制电压至电流源1221和阻抗受控元件1223，以控制阻抗受控元件1223的电阻值变化。在本实施例中，基准单元121提供第一控制电压VBP至电流源1221，基准单元121提供第二控制电压VBR至阻抗受控单元1223。其中，基准单元121包括运算放大器1211以及反馈回路1212，运算放大器1211的第一输入端输入一目标基准电压VREF。反馈回路1212用于调整运算放大器1121输出的电压，其中反馈回路1212的一端与运算放大器1211的输出端连接，另一端与运算放大器1211的第二输入端1214连接，使得反馈至运算放大器1211的第二输入端1214的电压能追踪所述目标基准电压VREF。图4是图3中主单元122的电路图。如图4所示，电流源1221的电流与基准单元121输出的电流成镜像关系。其中，电流源1221包括P型MOS管M1，P型MOS管M1的源极与第一参考电压VDD连接，P型MOS管的栅极耦接基准单元121输出的第一控制电压VBP，P型MOS管M1的漏极与锁存开关1222连接。其中，第一控制电压VBP控制通过P型MOS管M1的电流。在本实施例中，锁存开关1222包括P型MOS管M2、P型MOS管M3、N型MOS管M4、N型MOS管M5、第一反相器N1以及第二反相器N2。其中，P型MOS管M2的源极和P型MOS管M3的源极与P型MOS管M1的漏极连接，P型MOS管M2的栅极与P型MOS管M3的漏极连接，P型MOS管M2的漏极与P型MOS管M3的栅极连接，且P型MOS管M2的漏极和P型MOS管M3的漏极与阻抗受控元件1223连接。N型MOS管M4的漏极与P型MOS管M2的漏极连接，N型MOS管M5的漏极与P型MOS管M3的漏极连接，N型MOS管M4的栅极与第二反相器N2的输出端连接，N型MOS管M5的栅极与第一反相器N1的输出端连接，N型MOS管M4的源极和N型MOS管M5的源极接地。第一反相器N1的输入端与解码器11的输出端D1连接，第一反相器N1的输出端还与第二反相器N2的输入端连接。在其他实本文档来自技高网...

【技术保护点】
一种开关驱动电路，其特征在于，所述开关驱动电路包括基准单元和至少一个主单元，每个所述主单元至少包括相互连接的电流源以及阻抗受控元件；所述基准单元与所述电流源和所述阻抗受控元件耦接，所述基准单元用于至少提供一第一控制电压至所述电流源以及阻抗受控元件以控制所述阻抗受控元件的电阻值变化。

【技术特征摘要】
1.一种开关驱动电路，其特征在于，所述开关驱动电路包括基准单元和至少一个主单元，每个所述主单元至少包括相互连接的电流源以及阻抗受控元件；所述基准单元与所述电流源和所述阻抗受控元件耦接，所述基准单元用于至少提供一第一控制电压至所述电流源以及提供一第二控制电压至阻抗受控元件以控制所述阻抗受控元件的电阻值变化；其中，所述基准单元包括：运算放大器，所述运算放大器的第一输入端输入一目标基准电压；以及反馈回路，所述反馈回路的一端与所述运算放大器的输出端连接，所述反馈回路的另一端与所述运算放大器的第二输入端连接，所述反馈回路用于调整所述运算放大器输出的电压，使反馈至所述运算放大器的第二输入端的电压能追踪所述目标基准电压。2.根据权利要求1所述的开关驱动电路，其特征在于，所述电流源的电流与所述基准单元输出的电流成镜像关系，所述电流源包括第一MOS管，所述第一MOS管的第一端与一第一参考电压耦接，所述第一MOS管的第二端耦接所述基准单元输出的第一控制电压。3.根据权利要求2所述的开关驱动电路，其特征在于，每个所述主单元还包括锁存开关，所述锁存开关串联在所述电流源和所述阻抗受控元件之间，其中，所述锁存开关包括：第二MOS管、第三MOS管、第四MOS管以及第五MOS管，所述第二MOS管的第一端、所述第三MOS管的第一端与所述第一MOS管的第三端连接，所述第二MOS管的第二端与所述第三MOS管的第三端以及所述第五MOS管的第一端连接，所述第二MOS管的第三端与所述第三MOS管的第二端以及所述第四MOS管的第一端连接，所述第二MOS管的第三端、所述第三MOS管的第三端与所述阻抗受控元件连接，所述第四MOS管的第三端和所述第五MOS的第三端接地。4.根据权利要求3所述的开关驱动电路，其特征在于，所述锁存开关还包括第一反相器以及第二反相器，所述第一反相器的输入端输入一电平信号，所述第一反相器的输出端与所述第二反相器的输入端以及与第五MOS管的第二端连接，所述第二反相器的输出端与所述第四MOS管的第二端连接。5.根据权利要求3所述的开关驱动电路，其特征在于，所述阻抗受控元件包括第六MOS管以及第七MOS管，所述第六MOS管的第一端与所述第二MOS管的第三端连接，所述第六MOS管的第二端与所述第七MOS管的第二端连接，且所述第六MOS管的第二端与所述基准单元输出的该第二控制电压耦接，所述第七MOS管的第一端与所述第三MOS管的第三端连接，所述第六MOS管的第三端和所述第七MOS管的第三端与一第二参考电压耦接。6.根据权利要求5所述的开关驱动电路，其特征在于，所述反馈回路包括：第八MOS管、第九MOS管以及第十MOS管，所述第八MOS管的第一端与所述第一参考电压耦接，所述第八MOS管的第二端与所述运算放大器的输出端连接，所述第八MOS管的第三端与所述第九MOS管的第一端连接，所述第九MOS管的第二端与所述第十MOS管的第一端连接，所述第九MOS管的第三端与所述运算放大器的第二输入端连接，所述第十MOS管的第二端与一第三参考电压耦接，所述第十MOS管的第三端接地。7.根据权利要求6所述的开关驱动电路，其特征在于，所述基准单元还包括第十一MOS管，所述第十一MOS管的第一端与所述第九MOS管的第三端连接，所述第十一MOS管的第二端与一第四参考电压耦接，所述第十一MOS管的第三端与所述第二参考电压耦接，所述第六MOS管的第二端与所述第四参考电压耦接，所述第一MOS管的第二端与所述运算放大器的输出端连接。8.根据权利要求7所述的开关驱动电路，其特征在于，所述第一MOS管、第二MOS管、第三MOS管、第八MOS管以及第九MOS管的参数和类型相同，所述第四MOS管、第五MOS管、第六MOS管、第七MOS管、第十MOS管以及第十一MOS管的参数和类型相同。9.根据权利要求8所述的开关驱动电路，其特征在于，所述第一MOS管、第二MOS管、第三MOS管、第八MOS管以及第九MOS管均为P型MOS管，所述P型MOS管的第一端为源极，所述P型MOS管第二端为栅极，所述P型MOS管的第三端为漏极，所述第四MOS管、第五MOS管、第六MOS管、第七MOS管、第十MOS管以及第十一MOS管均为N型MOS管，所述N型MOS管的第一端为漏极，所述N型MOS管的第二端为栅极，所述N型MOS管的第三端为源极。10.根据权利要求5所述的开关驱动电路，其特征在于，所述基准单元还包括：第八MOS管、第九MOS管以及第十MOS管，所述第八MOS管的第一端与所述第一参考电压耦接，所述第八MOS管的第二端与一第五参考...

【专利技术属性】
技术研发人员：陶成，冯悦，兰坤，周煜凱，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：