液晶显示装置制造方法及图纸

技术编号:9037437 阅读:112 留言:0更新日期:2013-08-15 04:10
选择本发明专利技术所涉及的液晶显示装置的划分区域(20)内的任意1个像素P(接触孔像素(13))。像素P是最接近另一像素P的4个像素Q1~Q4(接触孔像素(13))中的任一个像素,或者是由最接近自身的4个像素Q1~Q4形成的四边形所包含的像素并且是最接近另一像素P的4个像素Q1~Q4中的任一个像素。而且,由4个像素Q1~Q4形成的四边形的2条对角线和栅极总线(线段AB)所成的2个角度的差不到30度。另外,在划分区域(20)内的各源极总线处配置有1个接触孔像素(13)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及液晶显示装置,特别是涉及形成有连接共用配线和共用电极的接触孔的液晶显示装置。
技术介绍
近年来,从使用作为以往主流的布劳恩管的显示装置,变为广泛使用薄型的平板显示器(FPD)的显示装置。在FPD中,作为显示元件,有的使用液晶、发光二极管(LED)或有机电致发光(有机EL)等。尤其是使用液晶的显示装置,由于薄型、重量轻以及低功耗的优点,其研究开发正在积极进行。图6中示出这样的液晶显示装置的像素的概略构成。如图6所示,一般来说,在像素41中,栅极总线7和源极总线8正交地设置,作为用于形成辅助电容(Cs)的配线的共用配线9与栅极总线7平行地设置。另一方面,共用电极4和像素电极6重叠地设置,在栅极总线7和源极总线8的交叉部,设置有薄膜晶体管(TFT)作为开关元件(有源元件)。在此,在共用电极4的配线使用较高电阻的材料的情况下,有可能发生串扰等显示不良。对此,为了解决上述显示不良,正在开发通过设置连接共用电极和共用配线的接触孔来降低共用电极的配线电阻的技术。例如,在专利文献I中,公开了将连接共用电极和共用配线的接触孔以相对于多个像素为I个的比例配置为交错状的构成。从而,通过连接高电阻的共用电极和低电阻的共用配线来降低配线电阻,并且降低总线和共用电极经由接触孔而短路的概率。现有技术文献专利文献专利文献1:日本公开专利公报“特开2004 - 109248号公报(2004年4月8日公开),,
技术实现思路
专利技术要解决的问题若将连接共用电极和共用配线的接触孔设置于所有像素,则会发生因显示面板的开口率下降而导致的亮度的下降等显示不良。对此,在上述专利文献I中,公开了不在所有像素设置接触孔,而将接触孔以相对于4个像素为I个的比例配置为交错状的构成。但是,根据设置有接触孔的像素的距离及其位置关系的周期性的不同,有时设置有接触孔的像素部分看起来变成条纹。例如,在以图7所示那样的周期性配置接触孔12的情况下,在显示面板15上会在斜方向(图中的箭头N方向)上看见条纹,变得不美观。这是因为,因接触孔的形成而导致的开口率下降的程度越大,则越显著。因此,本专利技术是鉴于上述问题而完成的,其目的在于提供可降低共用电极的配线电阻,并且防止显示质量降低的液晶显示装置。 用于解决问题的方案为了解决上述问题,本专利技术的一实施方式所涉及的液晶显示装置具备:多个像素,其在第I基板上配置为矩阵状;多条源极总线,其与多个上述像素的各列对应地配置;多条栅极总线,其与多个上述像素的各行对应地配置;像素电极,其按每个上述像素形成在上述第I基板上;共用电极,其形成在上述第I基板上,与上述像素电极重叠;共用配线,其经由形成于多个上述像素中的任一个上述像素的接触孔与上述共用电极连接;以及液晶层,其被夹持在上述第I基板和与该第I基板相对的第2基板之间,所述液晶显示装置是将一定的划分区域所包含的多个上述像素反复排列而成的,其特征在于,上述划分区域所包含的任意I个上述接触孔是最接近另一上述接触孔的4个上述接触孔中的任一个上述接触孔,或者是最接近另一上述接触孔的4个上述接触孔中的任一个上述接触孔并且是由最接近自身的4个上述接触孔形成的四边形所包含的上述接触孔,上述四边形的2条对角线和上述栅极总线所成的2个角度的差不到30度,在上述划分区域内,在各上述源极总线处形成有I个上述接触孔。根据上述构成,将上述2个角度的差设为不到30度,从而,比起将接触孔分别排列在纵方向或者横方向上,排列在斜方向上不会妨碍显示画面的视觉识别性。而且,在本专利技术的一实施方式所涉及的液晶显示装置中,对I条源极总线配置有I个接触孔。这是因为,在划分区域内,若不在所有源极总线上配置相同数目的接触孔,则会在总线彼此产生负荷差,有可能降低液晶显示装置的显示质量。因此,优选在划分区域内的所有源极总线上都配置I个(同样数目)接触孔。因此,在本专利技术的一实施方式所涉及的液晶显示装置中,接触孔配置于满足上述2个必要条件那样的位置。从而,接触孔像素适当地分散,因而能够防止接触孔在显示画面上看起来变成条纹等。另外,接触孔原本就是用于连接共用电极和共用配线的,因而可将共用电极的配线电阻变为低电阻。即,根据本专利技术的一实施方式,能够实现以下两者:抑制由于接触孔而引起的显示质量的下降;以及降低共用电极的配线电阻。根据如下所示的内容,应该能充分理解本专利技术的其它目的、特征以及优势。另外,本专利技术的优点应该能通过参照附图的如下说明而明白。专利技术效果在本专利技术的一实施方式所涉及的液晶显示装置中,在划分区域内,将由最接近I个接触孔的4个接触孔形成的四边形的2个对角线和栅极总线所成的2个角度的差设为不到30度,而且,在划分区域内的所有源极总线上都配置I个接触孔像素,从而,接触孔像素适当地分散,因而能够防止接触孔在显示画面上看起来变成条纹等。另外,接触孔原本就是用于连接共用电极和共用配线的,因而可将共用电极的配线电阻变为低电阻。即,根据本专利技术的一实施方式,能够实现以下两者:抑制由于接触孔而引起的显示质量的下降;以及降低共用电极的配线电阻。附图说明 图1是概略地示出本专利技术的一实施方式所涉及的接触孔的配置位置的图。图2是示出本专利技术的一实施方式所涉及的液晶显示装置的像素的概略构成的图。图3是示出本专利技术的一实施方式所涉及的像素的截面的图。图4是概略地示出本专利技术的一实施方式所涉及的像素阵列的图。图5是概略地示出本专利技术的一实施方式所涉及的像素阵列的图。图6是示出以往的液晶显示装置的像素的概略构成的图。图7是概略地示出以往的像素阵列的图。具体实施例方式下面,参照附图详细地说明本专利技术所涉及的液晶显示装置的实施方式。(液晶显示装置的构成)首先,参照 图2和图3说明构成本实施方式所涉及的液晶显示装置中的像素阵列的像素。图2是示出本实施方式所涉及的液晶显示装置的像素I的概略构成的图。图3是图2所示的像素I的A— A’向视截面图。像素阵列是将多个像素配置为矩阵状而构成的,与多个像素的各列对应地配置有多条源极总线,并且配置有与多个像素的各行对应地配置的多条栅极总线。更详细来说,如图2所示,供应扫描信号的栅极总线7和供应数据信号的源极总线8正交地设置,作为用于形成辅助电容(Cs)的配线的共用配线9与栅极总线7平行地设置。另一方面,共用电极4和像素电极6重叠地设置,本实施方式所涉及的液晶显示装置为横电场模式的液晶显示装置。另外,在栅极总线7和源极总线8的交叉部,设置有薄膜晶体管(TFT)作为开关元件(有源元件)。TFT的栅极电极连接于栅极总线7,漏极电极连接于像素电极6,源极电极连接于源极总线8。如图3所示,在像素I中具有如下构成:TFT基板32 (第I基板)和相对基板33 (第2基板)相互相对地配置,所述TFT基板32包括具备取向膜17和TFT的透明基板21,所述相对基板33包括具备取向膜17的透明基板31,液晶层40隔着取向膜17被夹持在这一对基板间。在这一对基板的外侧(与两基板的相对面相反侧的面),根据需要分别设置有未图示的相位差板和偏振板等。TFT基板32在透明基板上的与相对基板33相对的面上具备TFT。TFT具有半导体层22、栅极绝缘膜23、栅极电极26、第I层间绝缘膜24、第2层间绝缘膜25、像素电极6、漏极电极27以及源极电极28。TFT基板32中的TF本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:川岛由纪田坂泰俊海濑泰佳中西登
申请(专利权)人:夏普株式会社
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1