一种BICMOS线路结构的欠压锁定电路制造技术

本实用新型专利技术公开了一种BICMOS线路结构的欠压锁定电路。欠压锁定电路包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路：所述电压采样电路是对所加的电压进行采样；所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；所述迟滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。利用本实用新型专利技术提供的欠压锁定电路能更好地提高系统的可靠性和稳定性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路技术，尤其涉及到欠压锁定电路。
技术介绍
传统的欠压锁定电路翻转阈值会随着温度的变化而变化，从而造成系统不稳定；同时传统的欠压锁定电路没有滞回功能，这样会导致系统反复开关现象。
技术实现思路
本技术旨在解决现有技术的不足，提供一种稳定性很高的欠压锁定电路。欠压锁定电路，包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路:所述电压采样电路是对所加的电压进行采样；所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；所述迟 滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。所述电压采样电路包括第一电阻、第二电阻、第三电阻和第一 NMOS管:所述第一电阻的一端接电源，另一端接所述第二电阻的一端；所述第二电阻的一端接所述第一电阻的一端，另一端接所述第三电阻的一端；所述第三电阻的一端接所述第二电阻的一端，另一端接所述第一 NMOS管的漏极；所述第一 NMOS管的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻的一端，源极接地。所述电压比较电路包括第四电阻、第五电阻、第六电阻、第二 NMOS管、第三NMOS管、第四NMOS管、第一 PMOS管、第一 NPN管和第二 NPN管:所述第四电阻的一端接电源，另一端接所述第一 NPN管的集电极；所述第五电阻的一端接电源，另一端接所述第二 NPN管的集电极和所述第一 PMOS管的栅极；所述第六电阻的一端接所述第二 NPN管的发射极，另一端接所述第二 NMOS管的漏极；所述第二 NMOS管的栅极接所述第一反相器的输出端，漏极接所述第六电阻的一端，源极接地；所述第三NMOS管的栅极接电源，漏极接所述第一PMOS管的漏极，源极接所述第四NMOS管的漏极；所述第四NMOS管的栅极接电源，漏极接所述第三NMOS管的源极，源极接地；所述第一PMOS管的栅极接所述第五电阻的一端，漏极接所述第三NMOS管的漏极，源极接电源；所述第一 NPN管的基极接所述第二电阻的一端和所述第三电阻的一端，集电极接所述第四电阻的一端，发射极接所述第二 NPN管的基极；所述第二 NPN管的基极接所述第一 NPN管的发射极，集电极接所述第五电阻的一端和所述第一 PMOS管的栅极。所述输出驱动电路包括第五NMOS管、第六NMOS管和第三NPN管:所述第五NMOS管的栅极接所述第一电阻的一端和所述第二电阻的一端，漏极接电源，源极接所述第三NPN管的集电极；所述第六NMOS管的栅极接所述第三NMOS管的源极和所述第四NMOS管的漏极，漏极接所述第三NPN管的发射极和所述输出驱动电路的输出端，源极接地；所述第三NPN管的基极接所述第一 NPN管的发射极和所述第二 NPN管的基极，集电极接所述第五NMOS管的源极，发射极接所述第六NMOS管的漏极。所述迟滞反馈电路包括第一反相器、第一 NMOS管和第二 NMOS管:所述第一反相器的输入端接所述输出驱动电路的输出端，输出端接所述第二 NMOS管的栅极；所述第一 NMOS管的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻的一端，源极接地；所述第二 NMOS管的栅极接所述第一反相器的输出端，漏极接所述第六电阻的一端，源极接地。利用本技术提供的欠压锁定电路能更好地提高系统的可靠性和稳定性。附图说明图1为本技术的欠压锁定电路的电路图。具体实施方式以下结合附图对本
技术实现思路
进一步说明。欠压锁定电路，如图1所示，包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路:所述电压采样电路是对所加的电压进行采样；所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；所述迟滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。所述电压采样电路包括第一电阻101、第二电阻102、第三电阻103和第一 NMOS管104:所述第一电阻101的一端接电源VCC，另一端接所述第二电阻102的一端；所述第二电阻102的一端接所述第一电阻101的一端，另一端接所述第三电阻103的一端;所述第三电阻103的一端接所述第二电阻102的一端，另一端接所述第一 NMOS管104的漏极；所述第一 NMOS管104的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻103的一端，源极接地。所述电压比较电路包括第四电阻105、第五电阻106、第六电阻110、第二 NMOS管111、第三 NMOS 管 113、第四 NMOS 管 114、第一 PMOS 管 112、第一 NPN 管 107 和第二 NPN 管108:所述第四电阻105的一端接电源VCC，另一端接所述第一 NPN管107的集电极；所述第五电阻106的一端接电源VCC，另一端接所述第二 NPN管108的集电极和所述第一 PMOS管112的栅极；所述第六电阻110的一端接所述第二 NPN管108的发射极，另一端接所述第二NMOS管111的漏极；所述第二 NMOS管111的栅极接所述第一反相器109的输出端，漏极接所述第六电阻110的一端，源极接地；所述第三NMOS管113的栅极接电源VCC，漏极接所述第一 PMOS管112的漏极，源极接所述第四NMOS管114的漏极；所述第四NMOS管114的栅极接电源VCC，漏极接所述第三NMOS管113的源极，源极接地；所述第一 PMOS管112的栅极接所述第五电阻106的一端，漏极接所述第三NMOS管113的漏极，源极接电源VCC;所述第一 NPN管107的 基极接所述第二电阻102的一端和所述第三电阻103的一端，集电极接所述第四电阻105的一端，发射极接所述第二 NPN管108的基极；所述第二 NPN管108的基极接所述第一 NPN管107的发射极，集电极接所述第五电阻106的一端和所述第一 PMOS管112的栅极。所述输出驱动电路包括第五NMOS管115、第六NMOS管117和第三NPN管116:所述第五NMOS管115的栅极接所述第一电阻101的一端和所述第二电阻102的一端，漏极接电源VCC，源极接所述第三NPN管116的集电极；所述第六NMOS管117的栅极接所述第三NMOS管113的源极和所述第四NMOS管114的漏极，漏极接所述第三NPN管116的发射极和所述输出驱动电路的输出端，源极接地；所述第三NPN管116的基极接所述第一 NPN管107的发射极和所述第二 NPN管108的基极，集电极接所述第五NMOS管115的源极，发射极接所述第六NMOS管117的漏极。所述迟滞反馈电路包括第一反相器109、第一 NMOS管104和第二 NMOS管111:所述第一反相器109的输入端接所述输出驱动电路的输出端，输出端接所述第二NMOS管111的栅极；所述第一 NMOS管104的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻103的一端，源极接地；所述第二 NMOS管111的栅极接所述第一反相器109的输出端，漏极接所述第六电阻110的一端，源极接地。本技术公开了一种BICMOS线路结构的欠压锁定电路，并且参照附图描述了本技术的具体实施本文档来自技高网...

【技术保护点】
一种欠压锁定电路，其特征在于包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路：所述电压采样电路是对所加的电压进行采样；所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；所述迟滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。

【技术特征摘要】

【专利技术属性】
技术研发人员：王文建，
申请(专利权)人：浙江商业职业技术学院，
类型：实用新型
国别省市：