移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置制造方法及图纸

本发明专利技术的移位暂存器包含有第一上拉信号产生器，用来接收一起始脉波(start?pulse,SP)、第一时脉信号以及一反相第一时脉信号。此移位暂存器同样包含有第一下拉信号产生器电连接于该第一上拉信号产生器，第一反相器电连接于该第一上拉信号产生器与该第一下拉信号产生器，第二反相器电连接于该第一反相器且产生一输出信号，第二上拉信号产生器系电连接于该第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生扫描信号，以及第二下拉信号产生器电连接于该第二上拉信号产生器。

【技术实现步骤摘要】
移位暂存器、使用该移位暂存器的栅极驱动电路与显示装
本专利技术系关于一种移位暂存器与使用此移位暂存器的显示装置，特别是一种借着调整移位暂存器的输入使得相邻移位暂存器的扫描信号输出得以存在时间延迟。
技术介绍
移位暂存器被整合应用到栅极驱动电路时，具备有这些移位暂存器的栅极驱动电路将得以输出具有该延迟的扫描信号，让上述扫描信号可以在不同的时间点驱动对应的扫描线。在现行的移位暂存器电路的实现方法中，为了让相邻的移位暂存器彼此间的输出有时间延迟，通常会需要额外的电路元件(譬如说，与非门(NAND gate))的设置(如美国专利号8022920所揭露)使得移位暂存器的输出以及外接信号通过与非门做额外的运算，或是利用小于百分之五十的工作周期(duty cycle)的时间脉波做为移位暂存器的输入(如美国专利公开号2 0110291712所示)，在20110291712公开案中三组小于百分之五十的工作周期的时间脉波被采用，藉以达到时间延迟的效果。不管是需要额外与非门的使用或是小于百分的五十的工作周期的时间脉波来实现移位暂存器的间的时间延迟，整体电路设计上的复杂度都有改善的空间。
技术实现思路
本专利技术揭露了一种移位暂存器。此移位暂存器包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse, SP)、一第一时脉信号以及一反相第一时脉信号。此移位暂存器同样包含有一第一下拉信号产生器电连接于第一上拉信号产生器，一第一反相器电连接于第一上拉信号产生器与该第一下拉信号产生器，一第二反相器电连接于第一反相器且产生一输出信号，一第二上拉信号产生器电连接于第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于第二上拉信号产生器。本专利技术的另一实施例揭露了一栅极驱动电路。此栅极驱动电路包含了一第一移位暂存器与一第二移位暂存器。每一第一移位暂存器与第二移位暂存器均包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse, SP)、一第一时脉信号以及一反相第一时脉信号。此第一移位暂存器与第二移位暂存器同样都包含有一第一下拉信号产生器电连接于第一上拉信号产生器，一第一反相器电连接于第一上拉信号产生器与第一下拉信号产生器，一第二反相器电连接于第一反相器且产生一输出信号，一第二上拉信号产生器电连接于第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于第二上拉信号产生器。本专利技术另外揭露了一显示装置包含了一栅极驱动电路，而此栅极驱动电路包含了一第一移位暂存器与一第二移位暂存器。上述的显不装置另外包含有一触控模组由栅极驱动电路所控制。此栅极驱动电路包含了一第一移位暂存器与一第二移位暂存器。每一第一移位暂存器与第二移位暂存器均包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse, SP)、一第一时脉信号以及一反相第一时脉信号。此第一移位暂存器与第二移位暂存器同样都包含有一第一下拉信号产生器电连接于第一上拉信号产生器，一第一反相器电连接于该第一上拉信号产生器与第一下拉信号产生器，一第二反相器电连接于该第一反相器且产生一输出信号，一第二上拉信号产生器电连接于第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于第二上拉信号产生器。以上的关于本
技术实现思路
的说明及以下的实施方式的说明用以示范与解释本专利技术的精神与原理，并且提供本专利技术的专利申请范围更进一步的解释。附图说明图1为依据本专利技术的一实施例的一显示装置的电路方块图。图2依据本专利技术一实施例的一移位暂存器的简单电路图。图3为依据本专利技术一实施例的信号时脉图。图4为依据本专利技术一实施例的串接的移位暂存器所电连接的信号的示意图。主要元件符号说明100显示装置102画素阵列106栅极驱动电路114-126 扫描线128-136 数据线200移位暂存器202第一上拉信号产生器204起始脉波206,302第一时脉信号208,304反相第一时脉信号212第一下拉信号产生器214第一反相器216第二反相器218、314、318 输出信号222第二上拉信号产生器224第二下拉信号产生器 226,306第二时脉信号228,308反相第二时脉信号232、316、322 扫描信号234 第一电容236 第二电容238第三电容242第一上拉信号产生器输出244第一晶体管246第二晶体管248第三晶体管252第四晶体管254第五晶体管255第六晶体管256第七晶体管258第八晶体管262第九晶体管264第十晶体管具体实施方式以下在实施方 式中详细叙述本专利技术的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本专利技术相关的目的及优点。以下的实施例进一步详细说明本专利技术的观点，但非以任何观点限制本专利技术的范畴。请参阅图1，图1为依据本专利技术的一实施例的一显示装置100的电路方块图。显示装置100包含一画素阵列102以及一栅极驱动电路106。画素阵列102包含多条扫描线114-126与多条数据线128-136。上述的扫描线114-126与栅极驱动电路106电连接。栅极驱动电路106被设置来输出多个扫描信号，且每个扫描信号分别对应连接到扫描线114-126其中之一,用来以一预定顺序(predetermined sequence)驱动扫描线114-126。当扫描线114-126被驱动时,位于数据线128-136的信号便可被读取。图2为依据本专利技术一实施例的移位暂存器200的电路图。此移位暂存器200包含有一第一上拉信号产生器202，用来接收一起始脉波(start pulse，SP) 204、一第一时脉信号(CKl) 206以及一反相第一时脉信号(XCKl) 208。此移位暂存器200另外包含有一第一下拉信号产生器212与一第一反相器214,此第一上拉信号产生器202、第一下拉信号产生器212以及第一反相器214彼此电连接。移位暂存器200另外包含有一第二反相器216电连接于该第一反相器214且产生一输出信号(OUT) 218。移位暂存器200另外包含有一第二上拉信号产生器222电连接于该第二反相器216以及一第二下拉信号产生器224电连接于该第二上拉信号产生器222。第二上拉信号产生器222用来接收一第二时脉信号(CK2) 226与一反相第二时脉信号(XCK2)228以及产生一扫描信号(SCAN) 232。此扫描信号232用来输出到图1所示的扫描线114-126的其中之一。另外，第一反相器214与第一下拉信号产生器212接收该第一时脉信号206而第二下拉信号产生器224则是接收第二时脉信号226。移位暂存器200另外包含有第一电容234、一第二电容236与一第三电容238。请继续参阅图2。因为第一反相器214与第二反相器216的关系，第一上拉信号产生器202的一输出242的输出位准系与该输出信号218同一位准(譬如说，同样位于一高位准)。此外，当第一时脉信号206与起始脉波204均位于各自对应的一第一位准时，第一上拉信号产生器202的输出242可因此位于其本文档来自技高网...

【技术保护点】
一种移位暂存器，包含有:一第一上拉信号产生器，用来接收一起始脉波(start?pulse,SP)、一第一时脉信号以及一反相第一时脉信号；一第一下拉信号产生器电连接于该第一上拉信号产生器；一第一反相器电连接于该第一上拉信号产生器与该第一下拉信号产生器；一第二反相器电连接于该第一反相器且产生一输出信号；一第二上拉信号产生器电连接于该第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号；以及一第二下拉信号产生器电连接于该第二上拉信号产生器。

【技术特征摘要】
2013.01.23 TW 1021025371.一种移位暂存器，包含有: 一第一上拉信号产生器，用来接收一起始脉波(Start pulse，SP)、一第一时脉信号以及一反相第一时脉信号； 一第一下拉信号产生器电连接于该第一上拉信号产生器； 一第一反相器电连接于该第一上拉信号产生器与该第一下拉信号产生器； 一第二反相器电连接于该第一反相器且产生一输出信号； 一第二上拉信号产生器电连接于该第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号；以及 一第二下拉信号产生器电连接于该第二上拉信号产生器。2.根据权利要求1所述的移位暂存器，其特征在于，该第一上拉信号产生器的一输出位准与该输出信号同一位准，该第一上拉信号产生器包含有一第一晶体管，该第一晶体管的一栅极(gate)用来接收该第一时脉信号，该第一晶体管的一漏极(drain)用来接收该起始脉波，该第一信号上拉产生器另外包含有一第二晶体管，该第二晶体管的一栅极与该第一晶体管的一源极(source)电连接，且该第二晶体管的一漏极用来接收该反相第一时脉信号。3.根据权利要求2所述的移位暂存器，其特征在于，当该第一时脉信号与该起始脉波均位于各自的一第一位准时，该第一上升信号产生器的该输出位准位于其对应的一第一位准，其中该输出位准指该第一上升信号产生器的该第二晶体管的一源极的一信号位准。4.根据权利要求3所述的移位暂存器，其特征在于，该第一上拉信号产生器另外包含有一电容分别连接于该第 一晶体管的该源极与该第二晶体管的该源极用来保持当该第一时脉信号与该起始脉波均位于其各自的该第一位准时所产生的一第一位准信号。5.根据权利要求1所述的移位暂存器，其特征在于，当该第二时脉信号位于一预定位准时，该扫描信号与该输出信号位于同一位准。6.根据权利要求1所述的移位暂存器，其特征在于，该第二上拉信号产生器另外包含有一电容，该第二上拉信号产生器包含有一第三晶体管与一第四晶体管，该第三晶体管的一栅极用来接收该第二时脉信号，该第四晶体管的一漏极用来接收该反相第二时脉信号，该电容分别连接于该第三晶体管的一源极、该第四晶体管的一栅极以及该第四晶体管的一源极，且该电容用来保持当该输出信号与该第二时脉信号均位于其各自的一第一位准时所产生的另一第一位准信号。7.根据权利要求1所述的移位暂存器，其特征在于，该第一时脉信号的一周期大于该第二时脉信号的一周期，且该输出信号做为下一级的该移位暂存器的该起始脉波。8.根据权利要求1所述的移位暂存器，其特征在于，该第一下拉信号产生器包含有一第五晶体管，该第五晶体管的一栅极接收该第一时脉信号，该第五晶体管的一漏极连接于该第一上拉信号产生器，该第二下拉信号产生器包含有一第六晶体管，该第六晶体管的一栅极用来接收该第二时脉信号，且该第六晶体管的一漏极连接于该第二上拉信号产生器。9.根据权利要求1所述的移位暂存器，其特征在于，该第一反相器包含有一第七晶体管与一第八晶体管，该第七晶体管的一栅极接收该第一时脉信号，该第八晶体管的一栅极连接到该第一上拉信号产生器，且该第七晶体管的一源极连接到该第八晶体管的一漏极。10.根据权利要求1所述的移位暂存器，其特征在于，该第二反相器包含有一第九晶体管与一第十晶体管，该第九晶体管的一栅极与该第十晶体管的一栅极与该第一反相器连接，该第九晶体管的一源极连接到该第十晶体管的一漏极，且该输出信号位于该第九晶体管的该源极与该第十晶体管的该漏极的一信号。11.一种栅极驱动电路，包含有: 一第一移位暂存器；以及 一第二移位暂存器； 其中该第一移位暂存器与该第二移位暂存器均包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse, SP)、一第一时脉信号以及一反相第一时脉信号,一第一下拉信号产生器，一第一反相器电连接于该第一上拉信号产生器与该第一下拉信号产生器，一第二反相器电连接于该第一反相器且产生一输出信号，一第二上拉信号产生器电连接于该第二反相器来接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于该第二上拉信号产生器； 其中该第二移位暂存器的该起始脉波为该第一移位暂存器中的第二反相器的该输出信号，该第一时脉信号的一周期大于该第二时脉信号的一周期，且该第一移位暂存器输出的该扫描信号与该第二移位暂存器输出的该扫描信号存在一延迟。12.根据权利要求11所述的栅极驱动电路，其特征在于，该延迟为该第二时脉信号的一第一位准时间长度。13.根据权利要求11所述的栅极驱动电路，其特征在于，该第一上拉信号产生器的一输出与该输出信号同一准位，该第一上拉信号产生器包含有一第一晶体管，该第一晶体管的一栅极(gate)用来接收该第一时脉信号，该第一晶体管的一漏极(drain)用来接收该起始脉波，该第一信号上拉产生器另外包含有一第二晶体管，该第二晶体管的一栅极与该第一晶体管的一源极(source)电连接，且该第二晶体管的一漏极用来接收该反相第一时脉信号。14.根据权利要求13所述的栅极驱动电路，其特征在于，当该第一时脉信号与该起始脉波均位于各自的一第一位准时，该第一上升信号产生器的该输出位于其对应的一第一位准，其中该输出位准指该第一上升信号产生器的该第二晶体管的一源极的一信号位准。15.根据权利要求14所述的栅极驱动电路，其特征在于，该第一上拉信号产生器另外包含有一电容分别连接于该第一晶体管的该源极与该第二晶体管的该栅极，用来...

【专利技术属性】
技术研发人员：刘立伟，许文曲，张华罡，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：