处理器通信制造技术

本发明专利技术的实施方式涉及处理器通信。具体地，涉及一种处理器模块，包括：处理器，配置用于与至少一个另一处理器模块处理器共享数据；存储器映射外围设备，配置用于与至少一个另一处理器存储器映射外围设备通信，以控制数据的共享，其中，存储器映射外围设备包括发送方部分，该发送方部分包括：数据请求生成器，其配置用于根据来自处理器的数据请求寄存器写信号而向另一处理器模块输出数据请求指示符；确认等待信号生成器，配置用于根据来自另一处理器模块的数据确认信号而向处理器输出确认等待信号，其中，数据请求生成器数据请求指示符还取决于数据确认信号，并且确认等待信号生成器确认等待信号还取决于确认等待寄存器写信号。

【技术实现步骤摘要】

本申请涉及处理器通信，并且特别地但不排他地涉及用于控制共享存储器数据流的处理器通信。主要应用是用于控制访问在单个集成电路封装上的共享存储器的多处理器数据传送，但是也可以在任何共享存储器控制器中使用。
技术介绍
基于微处理器的系统越来越多地包含需要彼此通信的多个中央处理器单元(CPU)或者核。用于实现CPU核之间的这一通信的方法要使用共享存储器的区域。然而，使用共享存储器需要控制通过共享存储器区域的数据流。例如，需要控制共享存储器区域，以使得接收处理器在发送方已经将数据放置到存储器中之前不会试图读取数据，从而避免接收处理器访问旧数据的写后读(read after write,RAW)风险。另外，应当对共享存储器进行控制，以使得发送处理器在接收方读取存储器上的数据之前不会试图重写共享存储器中的数据，从而避免接收方无法访问旧数据的读后写(write after read, WAR)风险。已经对这些风险进行了研究，并且所提出的解决方案已经在实现作为循环缓存的共享存储器中的流控制中有所涉及，其中发送方发送写指针(WP)，其指示要由发送方向接收方发送数据的下一存储器位置，并且接收方发送读指针(本文档来自技高网...

【技术保护点】
一种处理器模块，包括：处理器，其配置用于与至少一个另一处理器模块处理器共享数据；以及存储器映射外围设备，其配置用于与至少一个另一处理器存储器映射外围设备通信，以控制所述数据的共享，其中，所述存储器映射外围设备包括发送方部分，该发送方部分包括：数据请求生成器，配置用于根据来自所述处理器的数据请求寄存器写信号而向所述另一处理器模块输出数据请求指示符；以及确认等待信号生成器，配置用于根据来自所述另一处理器模块的数据确认信号而向所述处理器输出确认等待信号，其中，所述数据请求生成器数据请求指示符还取决于所述数据确认信号，并且所述确认等待信号生成器确认等待信号还取决于所述确认等待寄存器写信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D·史密斯，
申请(专利权)人：意法半导体RD有限公司，
类型：发明
国别省市：