基于FPGA具有状态监控的多余度同步IP核制造技术

本发明专利技术是一种基于FPGA具有状态监控的多余度同步IP核，属于航空电子技术领域，它是一种基于FPGA实现的具有状态监控功能的多余度硬件同步电路。该IP核实现了由硬件进行同步控制完成各余度间的同步功能，并发出同步工作脉冲信号；同时对每个余度进行状态监控，实时判别故障余度；最终，成功的将通道异步度控制在ns（毫微秒）级别。该IP核包括时钟模块、通道识别模块、同步信号分配模块、信号同步模块。该IP核嵌入至每个余度的CPU板中，通过主板总线连接，自动判别本余度CPU板所在的通道，同时给出CPU板的通道编号，并根据通道编号进行内部电路配置，完成各余度CPU板的同步判别，发出同步触发工作信号和状态监控信号。

【技术实现步骤摘要】

本专利技术是一种基于FPGA具有状态监控的多余度同步IP核，属于航空电子
，它是一种基于FPGA实现的具有状态监控功能的多余度硬件同步电路。
技术介绍
在工程
，为了提高系统的可靠性和安全性，余度技术是一种经常采用的手段。在一个应用系统中，采用多余度并行工作，并运用余度管理，在某个余度出现故障时，可以剔除故障余度，由其余正常工作的余度继续进行任务运行，从而提高了整个系统的可靠性。系统中多余度并行工作，首先要解决的是各余度同步问题，用以保证每个余度在同一时刻开始进行任务处理，防止出现瞬间不稳定的问题。同步技术通常采用软件技术实现，即由每个余度上的同步处理软件程序实现多余度同步。但是，这种软件同步方式上电启动进入工作状态慢，通道异步度只能控制在us (微秒)级别，响应速度慢，同步时间长。随着电子技术发展，FPGA(现场可编程逻辑阵列)的出现，使得电子设计发生重大变革。FPGA作为专业集成电路(ASIC)领域的一种半定制电路，它的出现解决了定制电路的不足，运用相应电子CAD软件，设计灵活方便的FPGA，可以替代几十甚至几千块通用IC芯片，提高系统集成度、具有高可靠性。而且用V本文档来自技高网...

【技术保护点】
基于FPGA具有状态监控的多余度同步IP核，其特征在于：该IP核包括时钟模块（1）、通道识别模块（2）、同步信号分配模块（3）、信号同步模块（4）；时钟模块（1）与通道识别模块（2）、同步信号分配模块（3）、信号同步模块（4）连接，其功能为整个IP核提供工作时钟和复位信号；通道识别模块（2）与时钟模块（1）、同步信号分配模块（3）、信号同步模块（4）连接，其功能是识别CPU板所在的通道，给出通道编号；同步信号分配模块（3）与时钟模块（1）、通道识别模块（2）、信号同步模块（4）连接，其功能是根据通道编号，将输入输出的同步信号进行内部配置，与信号同步模块接口。信号同步模块（4）与时钟模块（1）、...

【技术特征摘要】

【专利技术属性】
技术研发人员：雷宇，李永光，刘波，周磊，欧阳清，侯朝建，
申请(专利权)人：成都飞机设计研究所，
类型：发明
国别省市：