存储控制装置制造方法及图纸

本发明专利技术了公开了一种存储控制装置。在此所公开的技术的实施例旨在灵活地设置将纠错码附加到存储在存储器中的一组数据序列的规则。存储控制装置具有纠错码附加规则保持块和纠错部。纠错码附加规则保持块通过将把纠错码附加到存储在存储器中的一组数据序列的规则与该组数据序列的每一个地址的数据相关联来保持所述规则。如果发生对存储器的访问，纠错部就根据与发生访问的地址有关的附加规则来对存储在存储器中的一组数据序列执行纠错。

【技术实现步骤摘要】

本文中公开的技术涉及存储控制装置。更具体地，本文中公开的技术涉及存储控制装置、存储装置和基于纠错码执行纠错的信息处理系统、用于这些装置和系统的方法以及使计算机执行这些方法的程序。
技术介绍
在存储器的使用中，可附加ECC(纠错码)以检测存储器中存储的数据中的错误并纠正检测到的错误。特别是，对于非易失性存储器，一般性的做法是使用这种纠错码。更具体地，在向存储器写入数据时，纠错码被生成，该纠错码将与数据一起被写入存储器中，并且在读取数据时，同时读出纠错码以执行纠错处理，从而提高存储器数据保持特性。当使用上面提到的纠错码时，有时期望改变每一个存储器区的数据保持特性的程度。例如，一种半导体存储装置被提出，在其中，通过假设奇数页的错误发生率比偶数页的更高，更多的奇偶校验位被分配给连续的奇数页和偶数页的两页中的奇数页(例如，参照日本专利早期公开N0.2009-282923)。由于数据保持特性随着重写次数增加而恶化，所以附着更强的纠错码会使得可靠性更高。然而，这增加了奇偶校验位的长度，使得有必要增大冗余区的容量；例如，在诸如32个字节的小的数据单位的情况下，出现了存储成本增加的问题。另一方面，在本文档来自技高网...

【技术保护点】
一种存储控制装置，包括：纠错码附加规则保持块，其配置为通过将把纠错码附加到存储在存储器中的一组数据序列的附加规则针对所述一组数据序列的每一个地址与所述一组数据序列相关联来保持所述附加规则；和纠错部，其配置为如果发生对所述存储器的访问，则根据与发生所述访问的访问地址有关的所述附加规则来对存储在所述存储器中的所述一组数据序列执行纠错。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：藤波靖，筒井敬一，中西健一，足立直大，大久保英明，山本真纪子，
申请(专利权)人：索尼公司，
类型：发明
国别省市：