存储控制器、存储设备、信息处理系统以及存储控制方法技术方案

本发明专利技术涉及存储控制器、存储设备、信息处理系统以及存储控制方法。该存储控制器包括纠错码管理部、地址管理部以及纠错部。当多个单位数据和第二纠错码被存储在存储部中时，纠错码管理部以每个条目来管理预定的多个单位数据与对应于多个单位数据的第二纠错码之间的对应关系。地址管理部管理逻辑地址与纠错码管理部中的条目之间的对应关系。纠错部获取纠错码管理部中的与作为从地址管理部进行读取的对象的逻辑地址相对应的条目，并且基于在所关心的条目中管理的多个单位数据和第二纠错码来执行纠错。

【技术实现步骤摘要】
存储控制器、存储设备、信息处理系统以及存储控制方法
本公开涉及存储控制器、存储设备、信息处理系统以及存储控制方法。更具体地，本公开涉及能够基于纠错码执行错误校正的存储控制器、存储设备、信息处理系统以及存储控制方法。
技术介绍
当使用存储器时，为了检测在存储器中存储的数据中是否产生了错误并且在存储器中存储的数据中产生错误时校正该错误，纠错码(ECC)在某些情况下被添加到该数据。特别地，ECC通常被用在诸如与非门(NAND)闪速存储器之类的非易失性存储器中。因此，对先前确定的每个数据单位添加ECC并且在这种状态下，数据被记录。结果，加强了数据保持特性。例如，提出了一种非易失性存储器系统，其中对于在数据区域中以字的增量方式记录的数据，ECC被存储在ECC区域中。例如，在日本专利特开No.2011-039585中描述了这种非易失性存储器系统。
技术实现思路
在日本专利特开No.2011-039585中描述的相关技术中，对于物理地址连续的数据生成了ECC。然而，当主机计算机基于逻辑地址来指定期望其保持特性被加强的数据时，数据未必被记录在与逻辑地址相对应的、在物理地址空间上连续的非易失性存储器的区域中。为此，必需在期望其保持特性被加强的数据已经被拷贝到物理地址空间中的连续区域之后执行用于保持特性的加强命令。也就是说，担心的是存储器系统性能被由于拷贝而引起的开销降低了。利用在日本专利特开No.2011-081776中描述的相关技术，通过使用两种纠错码，改进了长期保持特性，并且抑制了纠错码的增加带来的影响。在这样的相关技术中，当仅在变成纠错码的对象的数据的一部分中产生改变时，在已经读出变成纠错码的对象的全体数据之后重计算纠错码是必要的。特别地，当提供了多个种类的纠错码时，因为变成纠错码的对象的数据变得很大，所以用于数据的读出以及纠错码的重计算所需的时间变得很长。因此，每当数据的一部分被更新时重复纠错码的重计算变成造成显著的性能降低的因素并且因此是长远的。本公开已经被做出以便解决上文中所描述的问题，并且因此希望在不用知道关于物理地址空间的布置的情况下加强数据的保持特性。为了达到上文中所描述的期望，根据本公开的实施例，提供了一种存储控制器，包括：被配置成在以数据和该数据的第一纠错码作为单位数据(unitdata)而将多个单位数据存储在存储部中，并且将预定的多个单位数据的第二纠错码存储在存储部中以便对应于多个单位数据中的预定的多个单位数据时，以每个条目来管理预定的多个单位数据与对应于预定的多个单位数据的第二纠错码之间的对应关系；地址管理部，被配置成管理逻辑地址与纠错码管理部中的条目之间的对应关系；以及纠错部，被配置成获取纠错码管理部中的与作为从地址管理部进行读取的对象的逻辑地址相对应的条目，并且基于在所关心的条目中管理的预定的多个单位数据和第二纠错码来执行纠错。因此，提供了一种操作，该操作使得利用与物理地址空间上的任意的多个单位数据相对应的第二纠错码来执行纠错。优选地，预定的多个单位数据可以被存储在存储部中的不连的续物理地址中。因此，提供了一种操作使得利用与在不连续的物理地址中存储的多个单位数据相对应的第二纠错码来执行纠错。优选地，地址管理部可以管理表示与逻辑地址相对应的第二纠错码是否被存储的纠错码标志，并且纠错部可以仅在纠错码标志表示第二纠错码被存储的结果时执行纠错。因此，提供了一种操作使得通过参照纠错码来跳过无用的纠错处理。优选地，纠错码管理部可以调控预定的多个单位数据的耦接顺序；并且纠错部可以根据该偶接顺序来偶接预定的多个单位数据，从而执行纠错。因此，提供了一种操作使得利用与预定个数据相对应的第二纠错码来执行纠错，物理地址空间上的任意的多个单位数据以任意顺序被偶接到预定个数据中。优选地，纠错码管理部可以保持与预定的多个单位数据相对应的第二纠错码在存储部中的物理地址；并且纠错部可以根据第二纠错码的物理地址从存储部获取第二纠错码。因此，提供了一种操作使得根据在物理地址空间上的任意的多个单位数据的物理地址来利用对应的第二纠错码执行纠错。优选地，纠错码管理部可以进一步将与预定的多个单位数据相对应的第二纠错码在存储部中的物理地址内偏移；并且纠错部可以根据第二纠错码的物理地址和物理地址内偏移从存储部获取第二纠错码。因此，提供了一种操作使得预定的第二纠错码从在同一物理地址中存储的多个第二纠错码(ECC)中被选择，从而执行纠错。优选地，存储控制器可以进一步包括：纠错码生成部，被配置成在接收到数据保持特性加强命令时针对在该数据保持特性加强命令所指定的逻辑地址的范围内存储的数据来生成第二纠错码；以及条目管理部，被配置成被配置成在接收到数据保持特性加强命令时，针对数据保持特性加强命令所指定的逻辑地址的范围内存储的数据，在纠错码管理部中新确保在其中保持与对应的第二纠错码的对应关系的条目，并且将新确保的条目与指定的逻辑地址之间的对应关系登记在地址管理部中。因此，提供了种操作使得数据保持特性加强处理利用数据保持特性加强命令作为触发被执行。优选地，条目管理部可以在接收到数据保持特性加强解除命令时，释放在纠错码管理部中针对在数据保持特性加强解除命令中指定的逻辑地址的范围内存储的数据，保持与对应的第二纠错码的对应关系的条目，并且可以删除地址管理部中的释放的条目与指定的逻辑地址之间的对应关系。因此，提供了一种操作使得数据保持特性加强解除处理利用数据保持特性加强解除命令作为触发来执行。优选地，纠错码管理部可以对于每个条目保持与第二纠错码相对应的单位数据的数目；并且条目管理部可以在新确保条目时以其中单位数据的数目表示零的条目为目标。因此，提供了一种操作使得在数据保持特性被新加强时，纠错码管理部中的空条目被利用。优选地，纠错码管理部可以对于每个条目都保持了与第二纠错码相对应的单位数据的数目；并且条目管理部可以在新确保条目时以其中单位数据的数目小于预定数目的条目为目标。因此，提供了一种操作使得在数据保持特性被新加强时，纠错码管理部中具有对象数据的一个或多个空物理地址的条目被利用。优选地，地址管理部可以将针对逻辑地址进行最后存取的时间保持为最后存取时间，其中存储控制器可以进一步包括：纠错码生成部，被配置成在从最后存取时间起经过预定的时间段时针对在逻辑地址中存储的数据来生成第二纠错码；以及条目管理部，被配置成在从最后存取时间起经过预定的时间段时，针对在逻辑地址中存储的数据，在纠错码管理部中新确保在其中保持与对应的第二纠错码的对应关系的条目，并且将新确保的条目与指定的逻辑地址之间的对应关系登记在地址管理部中。因此，提供了一种操作使得长时间未被重写的数据经历数据保存特性来作为加强，因为担心这样的数据逐渐消失。优选地，在这种情况下，条目管理部可以在第二纠错码从最后存取时间起经过预定的时间段为止的期间被存储时，释放纠错码管理部中的针对在逻辑地址中存储的数据保持了与对应的第二纠错码的对应关系的该条目，并且可以删除地址管理部中的释放的条目与指定的逻辑地址之间的对应关系。因此，提供了一种操作使得因为具有高的存取频率的数据逐渐消失的可能性很低，所以数据保持特性加强被解除。根据本公开的另一实施例，提供了一种存储设备，包括：单位数据存储部，被配置成以数据和数据的第一纠错码作本文档来自技高网...

【技术保护点】
一种存储控制器，包括：纠错码管理部，被配置成在以数据和该数据的第一纠错码作为单位数据而将多个单位数据存储在存储部中，并且将预定的多个单位数据的第二纠错码存储在所述存储部中以便对应于多个单位数据中的所述预定的多个单位数据时，以每个条目来管理所述预定的多个单位数据与对应于所述预定的多个单位数据的第二纠错码之间的对应关系；地址管理部，被配置成管理逻辑地址与所述纠错码管理部中的条目之间的对应关系；以及纠错部，被配置成获取所述纠错码管理部中的与作为从所述地址管理部进行读取的对象的逻辑地址相对应的条目，并且基于在所关心的所述条目中管理的所述预定的多个单位数据和所述第二纠错码来执行纠错。

【技术特征摘要】
2011.11.30 JP 2011-261091;2011.12.20 JP 2011-27771.一种存储控制器，包括：纠错码管理部，被配置成在以数据和该数据的第一纠错码作为单位数据而将多个单位数据存储在存储部中，并且将预定的多个单位数据的第二纠错码存储在所述存储部中以便对应于多个单位数据中的所述预定的多个单位数据时，以每个条目来管理所述预定的多个单位数据与对应于所述预定的多个单位数据的第二纠错码之间的对应关系，所述第二纠错码被用来加强数据保持特性；地址管理部，被配置成管理逻辑地址与所述纠错码管理部中的条目之间的对应关系；以及纠错部，被配置成获取所述纠错码管理部中的与作为从所述地址管理部进行读取的对象的逻辑地址相对应的条目，并且基于在所获取的所述条目中管理的所述预定的多个单位数据和所述第二纠错码来执行纠错。2.根据权利要求1所述的存储控制器，其中，所述预定的多个单位数据被存储在所述存储部中的不连续的物理地址中。3.根据权利要求1所述的存储控制器，其中，所述地址管理部管理表示与逻辑地址相对应的所述第二纠错码是否被存储的纠错码标志，并且所述纠错部仅在所述纠错码标志表示所述第二纠错码被存储的结果时执行所述纠错。4.根据权利要求1所述的存储控制器，其中，所述纠错码管理部调控所述预定的多个单位数据的耦接顺序；以及所述纠错部根据所述耦接顺序来耦接所述预定的多个单位数据，从而执行所述纠错。5.根据权利要求1所述的存储控制器，其中，所述纠错码管理部保持与所述预定的多个单位数据相对应的所述第二纠错码在所述存储部中的物理地址；以及所述纠错部根据所述第二纠错码的所述物理地址从所述存储部获取所述第二纠错码。6.根据权利要求5所述的存储控制器，其中，所述纠错码管理部进一步保持与所述预定的多个单位数据相对应的所述第二纠错码在所述存储部中的物理地址内偏移；以及所述纠错部根据所述第二纠错码的所述物理地址和所述物理地址内偏移从所述存储部获取所述第二纠错码。7.根据权利要求1所述的存储控制器，进一步包括：纠错码生成部，被配置成在接收到数据保持特性加强命令时针对在该数据保持特性加强命令所指定的逻辑地址的范围内存储的数据来生成所述第二纠错码；以及条目管理部，被配置成在接收到所述数据保持特性加强命令时，针对所述数据保持特性加强命令所指定的逻辑地址的范围内存储的数据，在所述纠错码管理部中新确保在其中保持与对应的所述第二纠错码的对应关系的条目，并且将所述新确保的条目与所述指定的逻辑地址之间的对应关系登记在所述地址管理部中。8.根据权利要求7所述的存储控制器，其中，所述条目管理部在接收到数据保持特性加强解除命令时，释放在所述纠错码管理部中针对在所述数据保持特性加强解除命令中指定的逻辑地址的范围内存储的数据，保持与对应的所述第二纠错码的对应关系的所述条目，并且删除所述地址管理部中的所述释放的条目与所述指定的逻辑地址之间的对应关系。9.根据权利要求7所述的存储控制器，其中，所述纠错码管理部对于每个条目保持与所述第二纠错码相对应的单位数据的数目；以及所述条目管理部在新确保所述条目时以其中所述单位数据的数目表示零的条目为目标。10.根据权利要求7所述的存储控制器，其中，所述纠错码管理部对于每个条目都保持了与所述第二纠错码相对应的单位数据的数目；以及所述条目管理部在新确保所述条目时以其中所述单位数据的数目小于预定数目的条目为目标。11.根据权利要求1所述的存储控制器，其中，所述地址管理部将针对所述逻辑地址进行最后存取的时间保持为最后存取时间，并且所述存储控制器进一步包括：纠错码生成部，被配置成在从所述最后存取时间起经过预定的时间段时针对在所述逻辑地址中存储的数据来生成所述第二纠错码；以及条目管理部，被配置成在从所述最后存取时间起经过预定的时间段时，针对在所述逻辑地址中存储的数据，在所述纠错码管理部中新确保在其中保持与对应的第二纠错码的对应关系的条目，并且将新确保的条目与指定的逻辑地址之间的对应关系登记在所述地址管理部中。12.根据权利要求11所述的存储控制器，其中，所述条目管理部在所述第二纠错码从所述最后存取时间起经过预定的时间段为止的期间被存储时，释放所述纠错码管理部中的针对在所述逻辑地址中存储的数据保持了与对应的所述第二纠错码的对应关系的该条目，并且删除所述地址管理部中的释放的条目与指定的逻辑地址之间的对应关系。13.一种存储设备，包括：单位数据存储部，被配置成以数据和所述数据的第一纠错码作为单位数据而在其中存储多个单位数据；纠错码存储部，被配置成在其中存储预定的多个单位数据的第二纠错码以便对应于所述多个单位数据中的所述预定的多个单位数据，所述第二纠错码被用来加强数据保持特性；纠错码管理部，被配置成以每个条目来管理所述预定的多个单位数据与对应于所述预定的多个单位数据的所述第二纠错码之间的对应关系；地址管理部，被配置成管理逻辑地址与所述纠错码管理部中的条目之间的对应关系；以及纠错部，被配置成获取所述纠错码管理部中的与作为从所述地址管理部进行读取的对象的逻辑地址相对应的条...

【专利技术属性】
技术研发人员：大久保英明，筒井敬一，中西健一，藤波靖，山本真纪子，足立直大，
申请(专利权)人：索尼公司，
类型：发明
国别省市：