一种多时钟切换电路制造技术

本发明专利技术公开一种多时钟切换电路，包括：数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于：该电路还包括，时钟切换模块，同步控制模块和门控模块；所述时钟选择模块将所述两个时钟信号送入所述时钟切换模块中；所述数字控制模块发出第一选择信号给所述时钟切换模块，所述时钟切换模块切换时钟信号输出第一目标时钟；所述第一目标时钟一路输入到所述同步控制模块的输入端，经所述同步控制模块处理由输出端输出到所述门控模块的一输入端，所述第一目标时钟的另一路直接输入到所述门控模块的另一输入端，从而通过所述同步控制模块和门控模块屏蔽切换期间时钟毛刺，并过一定的周期，由所述门控模块输出稳定的第二目标时钟。该切换电路简单，可简化数字的控制。

【技术实现步骤摘要】

本专利技术涉及一种简单的实现多时钟无毛刺的切换的切换电路。
技术介绍
目前的大部分的SOC芯片由于应用领域的需要，存在使用多路时钟的情况。由于时钟的频率的差异，以及选择控制信号的非同步，很容易在切换的过程中造成信号的毛刺，以及时钟周期变小。这个不稳定的时钟切换会影响芯片的稳定性。目前针对多时钟的切换，数字的常用方式，是采用多个时钟分别作同步控制时钟，这样实现起来比较复杂。中国专利技术专利申请(SN:200710022265.1)涉及一中时钟切换电路，该专利申请的技术方案利用切换后的时钟同步实现的，采用的是输出时钟的上升沿定时，同时切换后的时钟需要增加做一个delay cell来避免切换的毛刺。可见，目前相关专利比较多，不过控制实现略复杂些。
技术实现思路
本专利技术的目的是提供一种简单的实现多时钟无毛刺的切换的切换电路，该切换电路简单，可简化数字的控制。本专利技术解决上述技术问题的技术方案如下: 一种多时钟切换电路，包括:数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于:该电路还包括，时钟切换模块，同步控制模块和门控模块；所述时钟选择模块将所述两个时钟信号送入所述时钟切换模块中；所述数字控制模块发出第一选择信号给所述时钟切换模块，所述时钟切换模块切换时钟信号输出第一目标时钟；所述第一目标时钟一路输入到所述同步控制模块的输入端，经所述同步控制模块处理由输出端输出到所述门控模块的一输入端，所述第一目标时钟的另一路直接输入到所述门控模块的另一输入端，从而通过所述同步控制模块和门控模块屏蔽切换期间时钟毛刺，并过一定的周期，由所述门控模块输出稳定的第二目标时钟。方案一中所述时钟选择模块包括一下降沿触发的第一 D触发器，一或门，和一选择模块；所述两个时钟信号分别输入到所述选择模块的两个输入端，并且分别输入所述或门的两个输入端；所述或门的输出端连接所述第一 D触发器的CP端，所述第一选择信号输入到所述第一 D触发器的D端，所述第一 D触发器的Q端输出第二选择信号，所述第二选择信号输入所述选择模块的S端，所述选择模块的Y端输出所述第一目标时钟。所述同步控制模块包括N个下降沿触发的D触发器和一异或非门；所述第一目标时钟分别输入到所述N个D触发器的CP端，所述第二选择信号输入到所述N个D触发器中的第一个D触发器的D端，并且输入到所述异或非门的一个输入端，所述N个D触发器中前一 D触发器的Q端连接下一 D触发器D端，所述N个D触发器中最后一个D触发器的Q端输出第N+1选择信号，该第N+1选择信号输入所述异或非门的另一个输入端；所述异或非门输出第N+2选择信号，其中，N为大于等于2的正整数。所述门控模块包括一与门，所述第N+2选择信号和所述第一目标时钟输入到所述与门的输入端，所述与门的输出端输出所述稳定第二目标时钟。方案二中所述时钟选择模块包括一下降沿触发的第一 D触发器，一延迟单元电路，和一选择模块；所述两个时钟信号分别输入到所述选择模块的输入端；第一选择信号输入到所述第一 D触发器的D端，所述第一 D触发器的Q端输出所述第二选择信号；将所述第二择信号输入所述延迟单元电路的输入端，延迟后输出选择控制信号到所述选择模块的S端；所述选择模块的Y端输出所述第一目标时钟，所述第一目标时钟输入到所述第一 D触发器的CP端。所述同步控制模块包括N个下降沿触发的D触发器和一异或非门；所述第一目标时钟分别输入到所述N个D触发器的CP端，所述第二选择信号输入到所述N个D触发器中第一个D触发器的D端，并且输入所述异或非门的一个输入端；所述N个D触发器中前一 D触发器的Q端连接下一 D触发器D端，所述N个D触发器中最后一个D触发器的Q端输出第N+1选择信号，该第N+1选择信号输入所述异或非门的另一个输入端；所述异或非门输出第N+2选择信号，其中，N为大于等于2的正整数。所述门控模块包括一与门，所述第N+2选择信号和所述第一目标时钟输入到所述与门的输入端，所述与门的输出端输出所述稳定第二目标时钟。本专利技术的有益效果是:切换电路简单，可简化数字的控制。附图说明图1为本专利技术的时钟切换控制系统框图。图2为时钟选择模块的电路。图3为本专利技术具体实现的方式一。图4是CKA向CKB切换过程中的各信号时序波形图。图5是CKB向CKA切换过程中的各信号时序波形图。图6为本专利技术具体实现的方式二。图7为Delay Cell的实现电路方式。图8为CKB向CKA切换的时序图。图9为控制毛刺的切换的时序图。图1O为CKA向CKB切换的时序图。具体实施例方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。本专利技术通过采用组合逻辑实现多路时钟的无毛刺的切换。时钟切换控制系统框图如图1所示。数字控制模块通过SLO信号控制时钟选择模块，从备选的时钟信号(CKfCKN)中选择出两个准备切换的信号CLKA和CLKB。再把这两个信号送入时钟切换模块和同步控制模块中。数字控制模块发出切换信号SEL给时钟切换模块后，输出时钟CKC切换到目标时钟。在切换的过程中通过一个同步控制模块和门控模块来屏蔽切换期间可能的时钟毛刺，并过一定的周期，把切换后的稳定时钟输出。其中图1中虚线框中标记的区域就是时钟切换控制系统的主体部分。其中，时钟选择模块的电路如图2所示。图3是本专利技术的一种具体实现方式一。电路中包含的器件: DFF1、DFF2和DFF3都是下降沿触发的D触发器。ORl是或门，XNOR是异或非门，ANDl是与门。MUXl是2选I的选择模块。信号说明: CKA、CKB是时钟选择模块输出的2路需要切换的时钟。CKE是CKA和CKB通过一个或门(0R1)输出的时钟信号，给DFFl做同步时钟。CKC是MUXl输出的直接切换的时钟，用于给DFF2和DFF3做同步时钟。CKD是最终输出的时钟。SELl是SEL信号通过D触发器DFFl同步输出的信号，它是MUXl模块的选择控制信号；SEL1、SEL2和SEL3分别是SEL信号通过D触发器DFFl、DFF2和DFF3同步后输出的信号。SEL3和SELl信号做异或非处理后输出SEL4信号。SEL4信号用于屏蔽CKC切换期间出现的毛刺。SEL4信号和CKC信号通过一个与门ANDl，最终输出CKD。工作原理: 系统需要切换时钟，改变SEL信号，SEL信号输入到D触发器DFFl的D端。当CKE出现下降沿，SEL信号的变化传递到SEL1。由于CKE是CKA和CKB通过一个或门(ORl)输出的时钟信号，当CKE出现下降沿，即两个时钟同时出现低电平的重叠区域，这个时候切换SELl信号，CKC的信号无论选择哪路时钟，都会一直保持为低电平，避免了毛刺。变化的SELl信号控制MUXl切换了时钟，同时这个信号和SEL3做了异或非处理，输出SEL4信号(此时为O)控制门控模块ANDl，使得CKD=O。变化的SELl信号，通过CKC同步的串联的D触发器DFFl和DFF2，延迟两个CKC时钟周期输出到SEL3。在SEL3变化前，SEL3和SELl信号的异或非的结果SEL4 —直保持为低电平，所以SLE4信号一直控制ANDl输出为低电平。当SEL3信号延迟两个C本文档来自技高网...

【技术保护点】
一种多时钟切换电路，包括：数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于：该电路还包括，时钟切换模块，同步控制模块和门控模块；所述时钟选择模块将所述两个时钟信号送入所述时钟切换模块中；所述数字控制模块发出第一选择信号给所述时钟切换模块，所述时钟切换模块切换时钟信号输出第一目标时钟；所述第一目标时钟一路输入到所述同步控制模块的输入端，经所述同步控制模块处理由输出端输出到所述门控模块的一输入端，所述第一目标时钟的另一路直接输入到所述门控模块的另一输入端，从而通过所述同步控制模块和门控模块屏蔽切换期间时钟毛刺，并过一定的周期，由所述门控模块输出稳定的第二目标时钟。

【技术特征摘要】
1.一种多时钟切换电路，包括:数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于:该电路还包括，时钟切换模块，同步控制模块和门控模块；所述时钟选择模块将所述两个时钟信号送入所述时钟切换模块中；所述数字控制模块发出第一选择信号给所述时钟切换模块，所述时钟切换模块切换时钟信号输出第一目标时钟；所述第一目标时钟一路输入到所述同步控制模块的输入端，经所述同步控制模块处理由输出端输出到所述门控模块的一输入端，所述第一目标时钟的另一路直接输入到所述门控模块的另一输入端，从而通过所述同步控制模块和门控模块屏蔽切换期间时钟毛刺，并过一定的周期，由所述门控模块输出稳定的第二目标时钟。2.根据权利要求1所述的多时钟切换电路，其特征在于:所述时钟选择模块包括一下降沿触发的第一 D触发器，一或门，和一选择模块；所述两个时钟信号分别输入到所述选择模块的两个输入端，并且分别输入所述或门的两个输入端；所述或门的输出端连接所述第一 D触发器的CP端，所述第一选择信号输入到所述第一 D触发器的D端，所述第一 D触发器的Q端输出第二选择信号，所述第二选择信号输入所述选择模块的S端，所述选择模块的Y端输出所述第一目标时钟。3.根据权利要求2所述的多时钟切换电路，其特征在于:所述同步控制模块包括N个下降沿触发的D触发器和一异或非门；所述第一目标时钟分别输入到所述N个D触发器的CP端，所述第二选择信号输入到所述N个D触发器中的第一个D触发器的D端，并且输入到所述异或非门的一个输入端，所述N个D触发器中前一 D触发器的Q端连接下一 D触发器D端，所述N个D触发器中最后一个D触发器的...

【专利技术属性】
技术研发人员：石道林，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：