时钟频率调整电路及其时钟频率调整方法技术

一种时钟频率调整方法，包含下列步骤：计算外部信号中SOF信号或EOP信号与本地信号间的相位差；根据本地振荡器的时钟频率对所述相位差对计数值进行计数；以及根据所述计数值调整所述时钟频率。本发明专利技术还提供一种时钟频率调整电路。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及一种自动调整USB装置中本地振荡器的。
技术介绍
一个通用串行总线(USB)系统由USB主机(host)以及USB装置(device)通过USB接口(interface)连结所组成，其中USB主机与USB装置间的数据传输率须满足数据传输规范，例如于高速(high speed)装置中，数据传输率必须介于480MHz的±0.05%之间；全速(full speed)装置中，数据传输率必须介于12MHz的±0.25%之间；而于低速(lowspeed)装置中，数据传输率则必须介于1.5MHz的±1.5%之间。目前用以控制USB装置中本地振荡器(local oscillator)的时钟频率准确度以符合上述规范的一种方式，另外设置石英振荡器(crystal oscillator)以增加时钟频率的准确度。然而，使用石英振荡器的芯片中，必须增设1-2个引脚(PIN)用以连接石英振荡器，因而具有成本较高的问题。一种公知振荡器锁频电路，如美国专利第6，297，705号所公开的《将振荡器锁定于数据流的电路(Circuit for Locking an Oscillator to a Data Stream)》,其利用计数器比较数字控制振荡器的输出频率以及USB装置的频率，并根据所述比较结果进行数字控制振荡器输出频率的粗调及微调，直到与USB装置的频率同步为止。然而，所述电路必须利用整个分组信号进行频率调整，因此需要较长的频率调整时间。另一种公知适用于低速USB接口连接系统的调整振荡器的方法，如美国专利第7，127，628号专利所公开的《可自动调整振荡器的方法(Method for AutomaticallyRegulating an Oscillator)》,所述方法包含:(a)于USB接口中提供压控振荡器用以对USB装置产生可控制振荡信号；(b)反馈所述可控制振荡信号至频率比较单元，其用以比较可控制振荡信号与USB接口中的Ke印Alive Strobe (选通保持)信号；(C)将频率比较单元所输出的信号输入至频率调整单元，以根据所述频率比较单元所反馈的信号调整电压以改变可控制振荡信号的频率；(d)重复步骤(b)与(c)的动作，使可控制振荡信号与USB接口中的Keep Alive Strobe (选通保持)信号同步，由此快速达到USB接口与USB装置间的数据传输同步。然而此方法仅限定于低速USB接口的连接系统。当USB装置连接至USB接口时，USB装置会收到USB差动信号，所述差动信号首先具有一个USB重置信号(reset)。在所述重置信号之后的每一个信息巾贞(frame)时间内，例如I毫秒(ms)，不论是否进行数据传输，USB装置均会持续收到Ke印Alive (保持)信号(低速装置)或SOF (start of frame，开始帧)信号(全速装置)；高速装置则于每125微秒(us)会收到SOF信号。本专利技术即利用此持续信号，还提出一种自动调整本地振荡器的，以有效降低成本、简化系统应用电路以及缩小电路板尺寸
技术实现思路
本专利技术的目的在提供一种自动调整时钟频率的方法及时钟频率调整电路，其于USB装置的控制芯片内设置频率可调的时钟产生器，并根据USB接口的Keep Alive信号或SOF信号调整所述时钟产生器的时钟信号频率，以有效增加时钟频率的精确度。本专利技术另一目的在提供一种自动调整时钟频率的方法及时钟频率调整电路，其仅需于USB装置的控制芯片内设置频率可调的时钟产生器，且不需使用石英震荡器，由此降低成本、简化系统应用电路以及缩小电路板尺寸。本专利技术另一目的在提供一种，其于USB装置的控制芯片内设置时钟频率可调的时钟产生器，并根据USB主机输出的数据流中SOF信号或EOP信号与USB装置的本地信号间的相位差调整所述时钟产生器的所述时钟频率，以有效增加所述时钟频率的精确度。本专利技术另一目的在提供一种同时适用于低速、全速及高速USB接口的。为达上述目的，本专利技术提供一种时钟频率调整电路，包含频率产生电路、数据接收器及校正单元。所述频率产生电路输出时钟信号及本地信号。所述数据接收器接收USB数据流并输出主机信号，其中所述主机信号包含SOF信号或EOP信号。所述校正单元接收所述主机信号及所述本地信号，根据所述时钟信号计数所述主机信号与所述本地信号的相位差的计数值，并根据所述计数值调整所述时钟信号。 根据本专利技术的另一特点，本专利技术还提供一种时钟频率调整电路的时钟频率调整方法。所述时钟频率调整电路包含频率产生电路、校正单元及数据接收器。所述时钟频率调整方法包含下列步骤:以所述数据接收器接收USB数据流并产生主机信号；以所述频率产生电路产生本地信号及时钟信号；以所述校正单元接收所述本地信号及所述主机信号以计算相位差，并根据所述时钟信号计数所述相位差的计数值；以及根据所述计数值调整所述时钟信号的时钟频率。根据本专利技术的另一特点，本专利技术还提供一种时钟频率调整电路的时钟频率调整方法。所述时钟频率调整电路包含时钟产生器、除频器、相位延迟器、相位检测器、控制电路及数据接收器。所述时钟频率调整方法包含下列步骤:以所述数据接收器接收USB数据流并产生主机信号；以所述时钟产生器产生可调时钟信号；以所述除频器对所述可调时钟信号除频以产生除频后信号；以所述相位延迟器对所述除频后信号进行预设相位的延迟以产生本地信号；以所述相位检测器接收所述主机信号及所述本地信号以计算相位差；及以所述控制电路接收所述相位差，根据所述可调时钟信号计数所述相位差的计数值，并根据所述计数值控制所述时钟产生器。本专利技术的基于USB主机输出的EOP信号或SOF信号进行时钟频率的调整。所述EOP信号及SOF信号具有极小的误差，因而可用作为USB装置内置的时钟产生器的时钟频率调整依据。由此，本专利技术不需另外于USB装置中设置石英振荡器，可有效降低成本。附图说明图1为USB装置连接上USB系统时的差动信号频率图。图2为本专利技术第一实施例的时钟频率调整电路的框图。图3为本专利技术第一实施例的时钟频率调整方法的运作流程图。图4为本专利技术第二实施例的时钟频率调整电路的框图。图5为图4的相位检测器所接收的外部信号及本地信号的时序图。图6为本专利技术第二实施例的时钟频率调整电路的另一框图。图7为本专利技术第二实施例的时钟频率调整方法的运作流程图。附图标记说明 10、10,时钟频率调整电路11时钟产生器1la时钟产生器的输出端1lb时钟产生器的输入端12、12'校正单元12a、12a'第一输入端12b、12b'第二输入端12c、12c'信号输出端 CLK时钟信号S控制信号 121-126、S21-S24 步骤APh1 相位差 11'频率产生电路111' 除频器 112'相位延迟器121'相位检测器 122' 控制电路13数据接收器 Sh 主机信号SL本地信号具体实施例方式为了让本专利技术的上述和其它目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。于本专利技术的说明中，相同的构件以相同的符号表示，于此合先叙明。请参照图1所示，其显示本专利技术实施例的USB装置连接上USB系统时的差动信号时序图，包括USB正差动信号D+以及USB负差动信号D-。于连接初期，例如图中时间trt2的期间，USB装置会本文档来自技高网...

【技术保护点】
一种时钟频率调整电路，该时钟频率调整电路包含：频率产生电路，输出时钟信号及本地信号；数据接收器，接收USB数据流并输出主机信号，所述主机信号包含SOF信号或EOP信号；以及校正单元，接收所述主机信号及所述本地信号、根据所述时钟信号计数所述主机信号与所述本地信号的相位差的计数值、并根据所述计数值调整所述时钟信号。

【技术特征摘要】
1.一种时钟频率调整电路,该时钟频率调整电路包含: 频率产生电路，输出时钟信号及本地信号； 数据接收器，接收USB数据流并输出主机信号，所述主机信号包含SOF信号或EOP信号；以及 校正单元，接收所述主机信号及所述本地信号、根据所述时钟信号计数所述主机信号与所述本地信号的相位差的计数值、并根据所述计数值调整所述时钟信号。2.根据权利要求1所述的时钟频率调整电路，其中所述校正单元还判断所述计数值是否介于预设范围，由此调整或维持所述时钟信号的时钟频率。3.根据权利要求2所述的时钟频率调整电路，其中， 当所述校正单元判断所述计数值大于第三阈值时，提高所述时钟频率； 当所述校正单元判断所述计数值小于第四阈值时，降低所述时钟频率 '及 当所述校正单元判断所述计数值介于所述第三阈值与所述第四阈值之间时，维持所述时钟频率；其中所述第三阈值大于所述第四阈值。4.根据权利要求1所述的时钟频率调整电路，其中所述本地信号为所述时钟信号经除频并延迟相位后的信号。5.根据权利要求1所述的时钟频率调整电路,其中所述频率产生电路还包含时钟产生器、除频器及相位延迟器；所述时钟产生器产生所述时钟信号并反馈所述时钟信号至所述校正单元；所述除频器对所述时钟信号除频以产生除频后信号；所述相位延迟器延迟所述除频后信号以输出所述本地信号至所述校正单元。6.根据权利要求1所述的时钟频率调整电路,其中所述频率产生电路还从所述数据接收器接收所述主机信号以使能所述本地信号的输出。7.根据权利要求1所述的时钟频率调整电路，其中所述校正单元还包含相位检测器及控制电路；所述相位检测器接收所述主机信号及所述本地信号并输出所述相位差；所述控制电路根据所述时钟信号计数所述相位差的所述计数值，并根据所述计数值调整所述时钟信号。8.根据权利要求7所述的时钟频率调整电路，其中所述频率产生电路还包含时钟产生器、除频器及相位延迟器；所述时钟产生器产生所述时钟信号并反馈所述时钟信号至所述控制电路；所述除频器对所述时钟信号除频以产生除频后信号；所述相位延迟器延迟所述除频后信号以输出所述本地信号至所述相位检测器。9.一种时钟频率调整电路的时钟频率调整方法，所述时钟频率调整电路包含频率产生电路、校正单元及数据接收器，所述时钟频率调整方法包含下列步骤: 由所述数据接收器接收USB数据流并产生主机信号； 由所述频率产生电路产生本地信号及时钟信号； 由所述校正单元接收所 述本地信号及所述主机信号以计算相位差，并根据所述时钟信号计数所述相位差的计数值；以及 根据所述计数值调整所述时钟信号的时钟频率。10.根据权利要求9所述的时钟频率调整方法，其中所述根据所述...

【专利技术属性】
技术研发人员：刘祥生，张坤智，陈庆至，孙致彬，
申请(专利权)人：原相科技股份有限公司，
类型：发明
国别省市：