一种DDS信号发生器及其幅度控制方法技术

一种DDS信号发生器及其幅度控制方法，所述DDS信号发生器包括：主控单元，与所述主控单元连接的FPGA模块，以及与所述FPGA模块连接的复合DAC；所述主控单元，配置幅度补偿系数以及参考电压值，使所述幅度补偿系数的位宽与所述参考电压值的位宽之和大于等于所述波形样点的位宽；所述FPGA模块包括：波形存储器，存储波形样点；数字乘法器，将所述波形存储器中的波形样点乘上所述幅度补偿系数得到的波形数字量发送给所述复合DAC内部的数据DAC；SPI控制模块，将所述参考电压值转换为SPI格式，发送所述给复合DAC内部的增益DAC；所述复合DAC，根据所述增益DAC中所述参考电压值，将所述数据DAC中的波形数字量转化为模拟量。

【技术实现步骤摘要】

本专利技术涉及信号发生器
，特别涉及对直接数字频率合成(DDS，DirectDigital Frequency Synthesis)信号发生器的幅度控制技术,具体的讲是一种DDS信号发生器及其幅度控制方法。
技术介绍
在实际的通信过程中，系统对频率的精度和稳定度都有较高的要求，而且常常需要用到多种不同频率和相位的信号。传统的波形发生器都是由模拟电路实现，受到硬件电路的限制，不仅产生的波形少，精度低，而且体积大，灵活性差。DDS技术是从相位概念出发直接合成所需要波形的一种新的频率合成技术；DDS信号发生器具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点。申请号为CN200910183182.X的专利文献，揭示了一种基于DDS的幅值可调信号发生器的技术。该专利文献的信号发生器的主要部分的结构框图如图1所示，可以看出，它以单片机AT89S52为微处理器，以微处理器应用技术和DDS技术为核心，通过微处理器控制DDS芯片AD9850，实现频率预置、控制字的设置等功能。AD9850实现信号发生器功能，微处理器控制幅度DAC，从而控制模拟乘法器AD534，实现正弦输出本文档来自技高网...

【技术保护点】
一种DDS信号发生器，所述DDS信号发生器包括：主控单元，与所述主控单元连接的FPGA模块，以及与所述FPGA模块连接的复合DAC；其特征在于：所述主控单元，配置幅度补偿系数以及参考电压值，使所述幅度补偿系数的位宽与所述参考电压值的位宽之和大于等于所述波形样点的位宽；所述FPGA模块包括：波形存储器，存储波形样点；数字乘法器，将所述波形存储器中的波形样点乘上所述幅度补偿系数得到的波形数字量发送给所述复合DAC内部的数据DAC；SPI控制模块，将所述参考电压值转换为SPI格式，发送所述给复合DAC内部的增益DAC；所述复合DAC，根据所述增益DAC中所述参考电压值，将所述数据DAC中的波形数字量...

【技术特征摘要】
1.一种DDS信号发生器，所述DDS信号发生器包括:主控单元，与所述主控单元连接的FPGA模块，以及与所述FPGA模块连接的复合DAC ;其特征在于: 所述主控单元，配置幅度补偿系数以及参考电压值，使所述幅度补偿系数的位宽与所述参考电压值的位宽之和大于等于所述波形样点的位宽；所述FPGA模块包括:波形存储器，存储波形样点；数字乘法器，将所述波形存储器中的波形样点乘上所述幅度补偿系数得到的波形数字量发送给所述复合DAC内部的数据DAC ；SPI控制模块，将所述参考电压值转换为SPI格式，发送所述给复合DAC内部的增益DAC ；所述复合DAC，根据所述增益DAC中所述参考电压值，将所述数据DAC中的波形数字量转化为模拟量。2.根据权利要求1所述的DDS信号发生器，其特征在于，所述复合DAC输出的模拟量=波形样点*幅度补偿系数*参考电压值。3.根据权利要求1所述的DDS信号发生器，其特征在于，所述FPGA模块还包括: (PU接口，连接所述主控单元，解析所述主控单元发来的命令，转发给所述FPGA模块的其他部分； 相位累加器，以频率控制字循环累加得到相码； 波形存储器，采用所述相码作为波形存储器的读地址，从中取出波形样点构成数字波形。4.一种DDS信号发生器的幅度控制方法,其特征在于,所述方法包括: 配置幅度补偿系数以及 参考电压值，使所述幅度补偿系数的位宽与所述参考电压值的位宽之和大于等于所述波形样点的位宽； 采用数字乘法器，将波形存储器中的波形样点乘上所述幅度补偿系数，得到波形数字量; 根据所述参考电压值，将所述波形数字量转化为模拟量。5.根据权利要求4所述的方法，其特征在于，所述模拟量=波形样点*幅度补偿系数...

【专利技术属性】
技术研发人员：丁新宇，王悦，王铁军，李维森，
申请(专利权)人：北京普源精电科技有限公司，
类型：发明
国别省市：