伺服驱动装置及伺服控制系统制造方法及图纸

本发明专利技术公开了一种伺服驱动装置及伺服控制系统。包括：电源模块、处理模块及编码接口模块，电源模块的输出端分别连接处理模块和编码接口模块的电源输入端，为处理模块和编码接口模块提供电源；编码接口模块至少包括第一、第二位置反馈接口单元及电源接口单元；第一、第二位置反馈接口单元的输出端均连接处理模块，对应用于获取增量式、绝对式编码器的编码数据并将其进行相应处理传递给处理模块；电源接口单元的输入端连接电源模块的输出端，根据配置参数选择性地为第一或者第二位置反馈接口单元所连接的外部编码器提供工作电压。通过上述方式，本发明专利技术能够兼容多种类型，包括相同或不同工作电压的光电式旋转编码器。

【技术实现步骤摘要】

本专利技术涉及数控
，特别是涉及一种伺服驱动装置及伺服控制系统。
技术介绍
随着工业化和自动化技术的深入发展，作为基础环节的电机控制，特别是高端伺服电机控制已经成为全自动化生产线、工业机器人以及数控系统中影响工作效率和性能的不可或缺的部分。比如，在伺服电机的三环控制理论中，除了电流环外，速度环和位置环的反馈都需要获取电机转轴的实时数据来进行处理和控制。而如何高效、快速、准确地获取电机转轴数据成为电机控制中影响控制精度和响应速度的最重要指标。通过附加连接在电机转轴端的编码器来获取电机转轴运动的实时数据，是目前比较成熟、高效和精准的反馈方式。由于工艺和使用上的便利性，目前市场上光电式旋转编码器占据着统治地位。然而，品牌众多的编码器产品，不同编码器相应不同的工作原理、不同的通信协议以及不同的工作电压，不仅让终端使用者难于抉择，也让电机驱动相关的设计人员和工程师徘徊于多种方案选择之间。如图1所示，图1是现有技术中常见的一种伺服控制系统。该伺服控制系统包括执行机构10、光栅尺11、伺服电机12、光电式旋转编码器13以及伺服驱动器14。其中，伺服驱动器14包括FPGA单元141，FPGA单元141对光电式旋转编码器13反馈的电机转轴的转动位置值进行计数、采样和细分，并将处理后的结果传递给伺服驱动器14内部的运动控制模块(如图1中的DSP单元142)进行分析计算，使得伺服驱动器14能够准确、高精度的控制伺服电机12运行。所以，伺服驱动器上的编码器接口直接影响到整个伺服系统的动态性能和稳态精度。目前市场上伺服驱动器产品的光电式旋转编码器接口设计方案大致分为以下两类:( I)采用单一的编码器接口，仅支持指定的电机及编码器。这类伺服驱动器一般与电机及编码器捆绑整套销售，同一款伺服驱动器仅支持指定的一款或几款电机编码器。如仅支持增量式TTL增量式编码器或绝对值SSI编码器，其支持的编码器类型在购买电机驱动器时就已指定，不能更换编码器种类。并且，其一般仅支持一种工作电压，如5V或15V。(2)采用混合式编码器接口，同时支持绝对值编码器和增量式编码器。这类伺服驱动器一般选用一种总线式通信协议，可以与支持相同总线协议的编码器配套使用。如EnDat通信协议就可以兼容增量式编码器或绝对值编码器或混合式编码器。这类伺服驱动器支持的编码器型号较多，可以在购买后根据实际需求更换编码器种类。但是，其一般也仅支持一种工作电压，如5V或15V
技术实现思路
本专利技术主要解决的技术问题是提供一种伺服驱动装置及伺服控制系统，能够兼容多种类型，包括相同或不同工作电压的光电式旋转编码器。为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种伺服驱动装置，包括:电源模块、处理模块以及编码接口模块，电源模块的输出端分别连接处理模块和编码接口模块的电源输入端，进而为处理模块和编码接口模块提供电源；编码接口模块至少包括第一位置反馈接口单元、第二位置反馈接口单元以及电源接口单元；第一位置反馈接口单元的输出端连接处理模块，用于获取增量式编码器的编码数据并将编码数据进行相应处理后传递给处理模块；第二位置反馈接口单元的输出端连接处理模块，用于获取绝对值编码器的编码数据并将编码数据进行相应处理后传递给处理模块；电源接口单元的输入端连接电源模块的输出端，并根据配置参数选择性地为第一位置反馈接口单元或者第二位置反馈接口单元所连接的外部编码器提供工作电压。其中，处理模块包括FPGA单元，FPGA单元的电源输入端连接电源模块的输出端；第一位置反馈接口单元和第二位置反馈接口单元的输出端分别连接FPGA单元的输入输出端。其中，第一位置反馈接口单元包括正弦波增量式编码器接口电路；正弦波增量式编码器接口电路包括第一运算放大器、第二运算放大器以及ADC模数转换器；第一运算放大器和第二运算放大器的输出端分别连接ADC模数转换器的输入端，ADC模数转换器的输出端连接FPGA单元的输入输出端；其中，外部正弦波增量式编码器的SIN差分信号通过第一运算放大器转换后成为SIN单端信号传送至ADC模数转换器进行处理并得到相应的SIN信号，外部正弦波增量式编码器的COS差分信号通过第二运算放大器转换后成为COS单端信号传送至ADC模数转换器进行处理并得到相应的COS信号，并且，SIN信号和COS信号最终传递至FPGA单元进行相应处理。其中，第一位置反馈接口单元还包括TTL增量式编码器接口电路；TTL增量式编码器接口电路复用正弦波增量式编码器接口电路的第一运算放大器和第二运算放大器，并进一步包括第一比较器、第二比较器以及第三比较器；第一比较器、第二比较器以及第三比较器的输出端分别连接FPGA单兀的输入输出端，并且，第一比较器的一输入端连接第一运算放大器的输出端、另一输入端连接参考电压，第二比较器的一输入端连接第二运算放大器的输出端、另一输入端连接参考电压；外部TTL增量式编码器的A相差分信号经第一运算放大器转换后成为A相单端信号，在第一比较器的作用下，A相单端信号与参考电压比较后得到A相信号，外部TTL增量式编码器的B相差分信号经第二运算放大器转换后成为B相单端信号，在第二比较器的作用下，B相单端信号与参考电压比较后得到B相信号，外部TTL增量式编码器的Z相差分信号经第三比较器转换后直接得到Z相信号，并且，A相信号、B相信号以及Z相信号最终传递至FPGA单元进行相应处理。其中，第二位置反馈接口单元包括绝对值编码器接口电路；绝对值编码器接口电路包括RS485收发器和RS485发送器，其中，RS485收发器的一端连接FPGA单元的输入输出端，RS485发送器的输入端连接FPGA单元的输入输出端；外部绝对值编码器的DATA差分信号经RS485收发器转换成DATA单端信号，DATA单端信号传递至FPGA单元进行相应处理，并且，FPGA单元将CLOCK单端信号经RS485发送器转换成CLOCK差分信号、并将DATA单端信号经RS485收发器转换成DATA差分信号后传递至外部绝对值编码器进行相应处理。其中，电源接口单元根据第一位置反馈接口单元或者第二位置反馈接口单元所连接的外部编码器类型选择性地为外部编码器提供第一工作电压或者第二工作电压。其中，电源接口单元是两路输出的DC/DC电压转换器，DC/DC电压转换器包括输入端、第一输出端、第二输出端以及控制端；其中，DC/DC电压转换器的输入端连接电源模块的输出端，DC/DC电压转换器的第一输出端输出第一工作电压，DC/DC电压转换器的第二输出端输出第二工作电压；DC/DC电压转换器的控制端检测外部编码器反馈的反馈电压值，并将反馈电压值与DC/DC电压转换器内部设置的参考电压值进行比较，当反馈电压值与参考电压值不相同时，进行PWM脉宽调制，进而使得外部编码器稳定的处于第一工作电压或者第二工作电压。其中，第一工作电压为5V，第二工作电压为10V。其中，处理模块包括DSP单元和上位机接口单元；DSP单元的输入输出端连接FPGA单元的输入输出端，上位机接口单元的输入输出端连接DSP单元的输入输出端，其中，上位机接口单元是USB接口或者Ethernet接口或者RS232串口。为解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种伺服控制系统，伺服控制系统包括上述本文档来自技高网...

【技术保护点】
一种伺服驱动装置，其特征在于，包括：电源模块、处理模块以及编码接口模块，所述电源模块的输出端分别连接所述处理模块和所述编码接口模块的电源输入端，进而为所述处理模块和所述编码接口模块提供电源；所述编码接口模块至少包括第一位置反馈接口单元、第二位置反馈接口单元以及电源接口单元；所述第一位置反馈接口单元的输出端连接所述处理模块，用于获取增量式编码器的编码数据并将所述编码数据进行相应处理后传递给所述处理模块；所述第二位置反馈接口单元的输出端连接所述处理模块，用于获取绝对值编码器的编码数据并将所述编码数据进行相应处理后传递给所述处理模块；所述电源接口单元的输入端连接所述电源模块的输出端，并根据配置参数选择性地为所述第一位置反馈接口单元或者所述第二位置反馈接口单元所连接的外部编码器提供工作电压。

【技术特征摘要】
1.一种伺服驱动装置，其特征在于，包括: 电源模块、处理模块以及编码接口模块，所述电源模块的输出端分别连接所述处理模块和所述编码接口模块的电源输入端，进而为所述处理模块和所述编码接口模块提供电源； 所述编码接口模块至少包括第一位置反馈接口单元、第二位置反馈接口单元以及电源接口单元； 所述第一位置反馈接口单元的输出端连接所述处理模块，用于获取增量式编码器的编码数据并将所述编码数据进行相应处理后传递给所述处理模块； 所述第二位置反馈接口单元的输出端连接所述处理模块，用于获取绝对值编码器的编码数据并将所述编码数据进行相应处理后传递给所述处理模块； 所述电源接口单元的输入端连接所述电源模块的输出端，并根据配置参数选择性地为所述第一位置反馈接口单元或者所述第二位置反馈接口单元所连接的外部编码器提供工作电压。2.根据权利要求1所述的伺服驱动装置，其特征在于， 所述处理模块包括FPGA单元，所述FPGA单元的电源输入端连接所述电源模块的输出端; 所述第一位置反馈接口单元和所述第二位置反馈接口单元的输出端分别连接所述FPGA单元的输入输出端。3.根据权利要求2所述的伺服驱动装置，其特征在于， 所述第一位置反馈接口单元包括正弦波增量式编码器接口电路； 所述正弦波增量式编码器接口电路包括第一运算放大器、第二运算放大器以及ADC模数转换器； 所述第一运算放大器和所述第二运算放大器的输出端分别连接所述ADC模数转换器的输入端，所述ADC模数转换器的输出端连接所述FPGA单元的输入输出端； 其中，外部正弦波增量式编码器的SIN差分信号通过所述第一运算放大器转换后成为SIN单端信号传送至所述ADC模数转换器进行处理并得到相应的SIN信号，外部正弦波增量式编码器的COS差分信号通过所述第二运算放大器转换后成为COS单端信号传送至所述ADC模数转换器进行处理并得到相应的COS信号，并且，所述SIN信号和所述COS信号最终传递至所述FPGA单元进行相应处理。4.根据权利要求3所述的伺服驱动装置，其特征在于， 所述第一位置反馈接口单元还包括TTL增量式编码器接口电路； 所述TTL增量式编码器接口电路复用所述正弦波增量式编码器接口电路的所述第一运算放大器和所述第二运算放大器，并进一步包括第一比较器、第二比较器以及第三比较器； 所述第一比较器、所述第二比较器以及所述第三比较器的输出端分别连接所述FPGA单元的输入输出端，并且，所述第一比较器的一输入端连接第一运算放大器的输出端、另一输入端连接参考电压，所 述第二比较器的一输入端连接第二运算放大器的输出端、另一输入端连接参考电压； 外部TTL增量式编码器的A相差分信号经第一运算放大器转换后成为A相单端信号，在所述第一比较器的作用下，所述A相单端信号与参考电压比较后得到A相信号，外部TTL增量式编码器的B相差分信号经第二运算放大器转换后成为B相单端信号，在所述第二比较器的作用下，所述B相单端信号与参考电压比较后得到B相信号，外部TTL增量式编...

【专利技术属性】
技术研发人员：周瑜，杨书生，陈利锋，
申请(专利权)人：北京配天大富精密机械有限公司，
类型：发明
国别省市：