一种芯片內部产生的自动调节频率的振荡时钟制造技术

本实用新型专利技术所述一种芯片內部产生的自动调节频率的振荡时钟，至少包括振荡时钟发生器,用来控制不同频率时钟的编程控制器，和定时记数器。所述用来控制不同频率时钟的编程控制器输出的控制信号直接连接到振荡时钟发生器。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号连接到定时记数器的时钟输入端，来调节定时记数器的记数多少。所述的定时记数器的记数连接到比较器跟标准的性能进行比较，产生反馈信号给稳定振荡时钟的逻辑控制单元，来自动决定振荡时种的频率是否符合要求，是不是要进行一次编程（trim）通过编程控制器。能够导致芯片工作更加稳定，错误率等降低，结构紧凑，安全可靠。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种芯片线路设计方法，属于集成电路的

技术介绍
在电子和无线电产品芯片中，都必须有一个至关重要的振荡时钟信号，以调控同频芯片内其他的工作信号，使几十甚至上百个电子信号在输入或输出时间上同步，保证信息准确无误。振荡时钟英文称为Oscillator Clock,简称0SC。振荡时钟的原理便是利用某种矿物质，如石英，黄玉等，利用其特有的分子结构振荡原理，产生一个非常精确的电子时钟信号。即使在半导体工业高度发达的今天，最精密的芯片生产工艺也无法避免误差。生产出来的电子时钟芯片之间规格不一，速度有快有慢等问题时有发生。其影响条件包括制备时电压、环境、温差、湿度、空气中杂质等等。不同时间不同机器，甚至同一片园片，或在同一颗芯片中出来的时钟振荡器的频率都会不同。在电子工业中，人们一般把电离过多，造成速度过快的N型及P型晶体(Fast Fast);或电离太少，速度过慢的晶体(Slow Slow)都统称为边缘现象(Corner Case)。边缘现象很容易导致芯片工作不稳定,错误率高等问题,给厂商和用户带来严重的损失，导致成本上升。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足。提供一种产生自动调节频率的稳定时钟振荡器的方法，其结构紧凑，产生的稳定时钟振荡器能使芯片工作稳定，错误率降低，芯片成本降低，并且安全可靠。按照本专利技术提供的技术方案，所述一种芯片内部产生的自动调节频率的振荡时钟，其特征是:所述一种芯片内部产生的自动调节频率的振荡时钟，至少包括振荡时钟发生器，用来控制不同频率时钟的编程控制器，定时记数器，比较器和稳定振荡时钟的逻辑控制单元。所述用来控制不同频率时钟的编程控制器输出的控制信号直接连接到振荡时钟发生器。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号连接到定时记数器的时钟输入端，来调节定时记数器的记数多少。所述的记数器的记数输入比较器跟标准的要求来比较振荡时钟的频率是不是符合要求，是不是需要通过编程控制器来进行编程调节振荡时钟的频率的快慢来达到要求。比较器输出结果信号给稳定振荡时钟的逻辑控制单元来进行自动调节。所述一种芯片内部产生的自动调节频率的振荡时钟，其特征是:所述的比较器是一个数字比较器或是一个数字选择器。所述振荡时钟发生器(0SC generator)是由电压控制的振荡时钟发生器(俗称VC0)通过不同的电压来控制振荡时钟的频率。所述用来控制不同频率时钟的编程控制器是通过控制不同的电阻值来输出不同的电压或电流给振荡时钟发生器(0SC generator)来达到产生或控制不同的频率的时钟。所述的定时记数器是一个记数器，有多个触发器(flipflop)组成。所述的定时记数器的时种控制信号连接到振荡时钟发生器产生的时钟。所述的定时记数器只是为了调节振荡时钟的频率用的。当在调节振荡时钟的频率时,振荡时钟发生器产生的时钟每上下振荡一次，相对应的定时记数器的记数值就增加一。在调好振荡时钟的频率后，所述的定时记数器处于关闭状态。所述的比较器是一个数字比较器或是一个数字选择器。来决定或选择定时记数器的记数是不是符合要求。所述的稳定振荡时钟的逻辑控制单元是一些数字逻辑组成的。是用来产生控制信号来控制编程控制器，定时记数器，比较器和稳定振荡时钟的逻辑控制单元。所述的芯片内部产生的自动调节频率的振荡时钟的设计方法是由外部给一个固定的时间或由芯片内部产生的t来启动稳定振荡时钟的调节器。在这个固定的时间t中芯片内部产生的稳定振荡时钟发生器(OSC)时钟有m次的来回振荡。芯片内部产生的稳定振荡时钟发生器(OSC)时钟的m次是通过一个所述的定时记数器记数来表现的。所述的稳定振荡时钟发生器(OSC)时钟的频率就是T=t/m;就是芯片内部产生的稳定振荡时钟发生器(OSC)产生的时钟振荡一次所需的时间，也就是所述的时钟频率T。本专利技术的优点:所述一种芯片内部产生的稳定振荡时钟，至少包括振荡时钟发生器(OSC generator),用来控制不同频率时钟的编程控制器，定时记数器，比较器和稳定振荡时钟的逻辑控制单元。所述用来控制不同频率时钟的编程控制器输出的控制信号直接连接到振荡时钟发生器(OSC generator)。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号连接到定时记数器的时钟输入端，来调节定时记数器的记数多少。所述的芯片内部产生的稳定振荡时钟的设计方法是在一定的时间t内，由振荡时钟信号输到定时记数器的时钟输入端来显示振荡时钟信号的振荡次数m,就能算出振荡时钟信号的振荡时钟频率T。这样就可以跟时钟频率的要求来对比和反馈或去重调控制不同频率时钟的编程控制器的控制信号来达到生成稳定振荡时钟信号目的；能够导致芯片工作更加稳定，错误率等降低，结构紧凑，安全可靠。附图说明图1为本专利技术的结构示意图。图2为本专利技术的具体实施时的信号图。附图标记说明:200-—种芯片内部产生的稳定振荡时钟，201-用来控制不同频率时钟的编程控制器，202-振荡时钟发生器(OSC generator), 203-定时记数器，204-稳定振荡时钟的逻辑控制单元，205-记数值，206-振荡时钟信号，207-相对应的控制信号，208-编程控制信号，209-210-相对应的控制信号，211-比较器，300-外部给一个固定控制信号。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。图1所示:所述一种芯片内部产生的稳定振荡时钟200至少包括振荡时钟发生器(OSC generator) 202，用来控制不同频率时钟的编程控制器201、定时记数器203、比较器211和稳定振荡时钟的逻辑控制单元204。所述用来控制不同频率时钟的编程控制器201输出的控制信号，编程控制信号208直接连接到振荡时钟发生器(OSC generatOr)202来控制相对应的振荡时钟发生器的频率。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号206连接到定时记数器203的时钟输入端，来调节定时记数器的记数多少。所述的记数器的记数205输入比较器211，由比较器211进行比较来决定是否需要进行再一次的编程在编程控制器201，或是不是振荡时钟发生器(OSC generator)的时钟频率是不是符合要求。所述振荡时钟发生器(OSC generator )202是由电压控制的振荡时钟发生器(俗称VC0)。通过不同的电压来控制振荡时钟的频率。所述用来控制不同频率时钟的编程控制器201是通过控制不同的电阻值来输出不同的电压或电流给振荡时钟发生器(OSC generator)来达到产生或控制不同的频率的时钟。所述的定时记数器203是一个记数器，有多个触发器(flipflop)组成。所述的定时记数器203的时钟控制信号206连接到振荡时钟发生器产生的时钟206。所述的定时记数器203只是为了调节振荡时钟202的频率用的。当在调节振荡时钟202的频率时，振荡时钟发生器202产生的时钟每上下振荡一次，相对应的定时记数器的记数值就增加一。在调好振荡时钟202的频率后，所述的定时记数器203处于关闭状态。本文档来自技高网...

【技术保护点】
一种芯片內部产生的自动调节频率的振荡时钟，其特征是：所述一种芯片內部产生的稳定振荡时钟，至少包括振荡时钟发生器,?用来控制不同频率时钟的编程控制器，定时记数器，比较器?和稳定振荡时钟的逻辑控制单元。所述用来控制不同频率时钟的编程控制器输出的控制信号直接连接到振荡时钟发生器。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号连接到定时记数器的时钟输入端，来调节定时记数器的记数多少。所述的记数器的记数输入比较器?跟标准的要求来比较振荡时钟的频率是不是符合要求，是不是需要通过编程控制器来进行编程调节振荡时钟的频率的快慢来达到要求。比较器输出结果信号给稳定振荡时钟的逻辑控制单元来进行自动调节。

【技术特征摘要】
1.一种芯片内部产生的自动调节频率的振荡时钟，其特征是:所述一种芯片内部产生的稳定振荡时钟，至少包括振荡时钟发生器，用来控制不同频率时钟的编程控制器，定时记数器，比较器和稳定振荡时钟的逻辑控制单元。所述用来控制不同频率时钟的编程控制器输出的控制信号直接连接到振荡时钟发生器。所述的振荡时钟信号是由振荡时钟发生器产生。所述的振荡时钟信号输出到外面给芯片的不同部分用。所述的振荡时钟信号连接...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：无锡来燕微电子有限公司，
类型：实用新型
国别省市：