一种控制36个功率单元的核心控制板制造技术

本实用新型专利技术设计的是一种控制36个功率单元的核心控制板，可控制不大于由36个H桥功率单元构成的级联型变流器，主要用于级联静止型无功发生器、级联型高压变频器、级联型同相供电电源变流器等。本实用新型专利技术方案主要包括：用于产生36个H桥功率单元控制脉冲信号和接收功率单元状态信号的FPGA芯片，用于核心控制算法的DSP芯片，用于同外界连接的开关量输入、输出及通讯联络的CPLD芯片，用于接收模拟信号的运算放大器A1～A18，用于为各个芯片供电的电源芯片IC1～IC4，用于检测本电路环境温度湿度的芯片IC5，用于保存参数的芯片EEPROM等。本电路运行稳定、使用范围广泛。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术设计的是一种变流器的核心控制板方案，具体设计的是一种可以控制不大于36个功率单元所构成的变流器的核心控制板。
技术介绍
级联型变流器在不大于35kV高压系统中得到了广泛的应用，如级联型静止无功发生器SVG，级联型高压变频器，级联型同相供电电源变流器等。但是，目前控制这类变流器的核心控制电路方案存在以下缺点:1、一般由多个板卡构成的插卡式结构，接插件多，结构复杂，可靠性较低；2、一般采用总线式电路结构，板卡与板卡之间线路较长，总线之间不仅易受到串扰，也容易受:外界扰动；3、板卡与板卡相邻，板卡与板卡元之间易产生的相互干扰；4、板卡封闭在机箱内，散热性能较差；5、对板卡上的信号难于检测和测量，必需制做和使用专门设计的辅助部件进行测量，给生产检测增加了难度；6、板卡式控制电路，一般只能针对某一个具体的级联型变流器，如:要么是针对级联型静止无功发生器SVG的控制电路，要么是针对级联型高压变频器的控制电路，要么是针对级联型同相供电电源变流器的控制电路，而不能通用于上述各个类型变流器。
技术实现思路
本技术设计的是一种变流器的核心控制电路，这种电路可控制不大于由36个H桥功率单元构成的级联型本文档来自技高网...

【技术保护点】
种控制36个功率单元的核心控制板，主要是由通用的现场可编程门阵列FPGA芯片、3片通用数字信号处理DSP芯片，其中1片用于核心控制算法的DSP1，其外部存储器RAM1；可选的用于辅助计算的DSP2，其外部存储器RAM2；用于本电路与外界协调控制的DSP3，其外部存储器RAM3、通用复杂可编程逻辑器件CPLD芯片、通用运算放大器A1～A18、通用的电源芯片IC1～IC4、通用的检测温度湿度芯片IC5、用于保存参数的通用芯片EEPROM、脉冲宽度调制PWM口、输入输出IO口组成的，其特征是：在器件布局上若以PWM口为上方，那么PWM口的下方是FPGA，FPGA的下方是DSP1，DSP1的下方是DS...

【技术特征摘要】
1.一种控制36个功率单元的核心控制板，主要是由通用的现场可编程门阵列FPGA芯片、3片通用数字信号处理DSP芯片，其中I片用于核心控制算法的DSP1，其外部存储器RAMl ;可选的用于辅助计算的DSP2，其外部存储器RAM2 ;用于本电路与外界协调控制的DSP3，其外部存储器RAM3、通用复杂可编程逻辑器件CPLD芯片、通用运算放大器Al A18、通用的电源芯片ICl IC4、通用的检测温度湿度芯片IC5、用于保存参数的通用芯片EEPROM、脉冲宽度调制PWM 口、输入输出IO 口组成的，其特征是:在器件布局上若以PWM 口为上方，那么PWM 口的下方是FPGA，FPGA的下方是DSPl，DSPl的下方是DSP3，DSP3的下方是IO 口，DSPl的右方是DSP2，DSP2的上方是RAM2，DSPl的左上方是RAMl，DSP3的左方是CPLD, CPLD 的上方是 RAM3，DSP3 的背部是 EEPROM, FPGA 的左方是 ICl、IC2、IC3、IC4, RAMl和RAM3之间的左侧是IC5，DSP2的下方是运算放大器Al A18...

【专利技术属性】
技术研发人员：孙敬华，陈晨，何建华，王瑞舰，肖心凯，
申请(专利权)人：哈尔滨九洲电气股份有限公司，
类型：实用新型
国别省市：