阵列基板及3D 显示装置制造方法及图纸

本实用新型专利技术提供一种阵列基板及3D显示装置，属于3D显示领域。其中，该阵列基板，包括基板、以矩阵形式形成于所述基板上的2n行像素单元，所述阵列基板还包括对应每行像素单元的栅极线，每条栅极线与对应的像素单元中的薄膜晶体管的栅极相连接，其中，所述栅极线按照预设时间周期接收栅极扫描信号，其中，对应第2k-1行像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号，对应第2k行像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号，其中，k为不小于1不大于n的自然数。本实用新型专利技术的技术方案能够在提高显示面板刷新频率的同时，保证像素电极的充电时间，实现3D显示。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及3D显示领域，特别是指一种阵列基板及3D显示装置。
技术介绍
随着显示技术的发展，3D显示技术已成为显示装置的重要技术之一。主动快门式3D显示技术是一种实现成本较低的3D显示方式，其是通过提高画面的刷新率来实现3D效果，并配合3D眼镜的快速切换，使得观看者的双眼能观看对应的左、右眼图像，而形成立体影像的效果。由于人眼对于连续画面接收的要求，需要为每只眼睛提供至少60Hz的画面，因此，显示装置的刷新频率要达到120Hz，相应地，显示装置驱动电路的驱动频率也需要提高到120Hz，这样每个像素电极的充电时间就会减少。为了保证像素电极的充电率，往往需要增加显示装置上导线的线 宽以减少显示装置的负载，这样会降低显示装置的透过率；并且，高刷新频率的显示装置的产品良率不高，从而会造成产品的成本升高。
技术实现思路
本技术要解决的技术问题是提供一种阵列基板及3D显示装置，能够在提高显示装置刷新频率的同时，保证像素电极的充电时间，实现3D显示。为解决上述技术问题，本技术的实施例提供技术方案如下:一方面，提供一种阵列基板，包括基板、以矩阵形式形成于所述基板上的2n行、η列像素单元，所述阵列基板还包括对应每行像素单元的栅极线，每条栅极线与对应的像素单元中的薄膜晶体管的栅极相连接，所述栅极线按照预设时间周期接收栅极扫描信号，其中，对应第2k_l行像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号，对应第2k行像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号，其中，k为不小于I不大于η的自然数。其中，在预设时间周期内，所述第一时间段在所述第二时间段之前或所述第二时间段在所述第一时间段之前。进一步地，上述方案中，对应第I行、第3行、…、第2k_l行、…、第2n_l行像素单元的栅极线在所述第一时间段内依次接收栅极扫描信号；对应第2行、第4行、…、第2k行、…、第2n行像素单元的栅极线在第二时间段内依次接收栅极扫描信号。进一步地，上述方案中，所述第一时间段的和所述第二时间段的时间长度为均为l/120s。本技术实施例还提供了一种3D显示装置，包括如上所述的阵列基板和驱动电路。进一步地，上述方案中，所述驱动电路包括:第一栅极驱动电路，用于在预设时间周期的第一时间段为所述第2k_l行像素单元的栅极线提供栅极扫描信号；第二栅极驱动电路，用于在预设时间周期的第二时间段为所述第2k行像素单元的栅极线提供栅极扫描信号。进一步地，上述方案中，所述第2k_l行像素单元的栅极线与所述第一栅极驱动电路连接；所述第2k行像素单元的栅极线与所述第二栅极驱动电路连接。进一步地，所述3D显示装置为液晶显示器或OLED显示器。本技术的实施例具有以下有益效果:上述方案中，阵列基板的栅极线按照预设时间周期接收栅极扫描信号，其中，奇数行像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号，偶数行像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号，这样本技术的技术方案通过间隔打开栅极驱动电路，给偶数行和奇数行像素单元的栅极分别充电，能够减少阵列基板的充电时间，可以在提高显示装置刷新频率的同时，保证像素电极的充电时间，实现3D显示。附图说明图1为本技术实施例的3D显示装置在进行左眼显示时的示意图；图2为本技术实施例的3D显示装置在进行右眼显示时的示意图。具体实施方式为使本技术的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本技术的实施例提供一种阵列基板及3D显示装置，能够在提高显示装置刷新频率的同时，保证像素电极的充电时间，实现3D显示。本技术实施例提供了一种阵列基板，包括基板、以矩阵形式形成于所述基板上的2n行像素单元，所述阵列基板还包括对应每行像素单元的栅极线，每条栅极线与对应的像素单元中的薄膜晶体管的栅极相连接，其中，所述栅极线按照预设时间周期接收栅极扫描信号，其中，对应第2k_l行像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号，对应第2k行像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号，其中，k为不小于I不大于η的自然数。其中，在预设时间周期内，第一时间段可以在第二时间段之前或第二时间段在第一时间段之前。在显示装置的刷新频率为60Hz时，假设阵列基板上设置有1126行像素单元，逐行驱动扫描下，每行像素单元的打开时间为I八1126*60)s，约为14.8us,为了实现3D显示，需要将显示装置的刷新频率提高到120Hz，这样像素电极的充电时间就会减少，为了保证像素电极的充电率，现有技术中，往往需要增加阵列基板上导线的线宽以减少显示装置的负载，这样会降低显示装置的透过率；并且，高刷新频率的显示装置的响应时间不足，使得画面质量较差。本技术的技术方案为了避免上述问题，按照预设时间周期为栅极线提供栅极扫描信号。其中，奇数行的栅极线在预设时间周期的第一时间段内接收栅极扫描信号，偶数行的栅极线在第一时间段内不接收栅极扫描信号；偶数行的栅极线在预设时间周期的第二时间段内接收栅极扫描信号，奇数行的栅极线在第二时间段内不接收栅极扫描信号。本技术实施例中，预设时间周期的长度为1/60S，第一时间段和第二时间段的时间长度均为l/120s。在预设时间周期的第一时间段内，通过主动快门眼镜的切换开关，为观看者的左眼提供画面，此时对应第I行、第3行、…、第2k-l行、…、第2n-l行像素单元的栅极线依次接收栅极扫描信号，实现奇数行像素单元的画面显示；对应第2行、第4行、…、第2k行、…、第2n行像素单元的栅极线不接收栅极扫描信号，即偶数行的像素单元显示为黑色。在预设时间周期的第二时间段内，通过主动快门眼镜的切换开关，为观看者的右眼提供画面，对应第2行、第4行、…、第2k行、…、第2n行像素单元的栅极线依次接收栅极扫描信号，实现偶数行像素单元的画面显示；对应第I行、第3行、…、第2k-l行、…、第2n-l行像素单元的栅极线不接收栅极扫描信号，即奇数行的像素单元显示为黑色。在上述过程中，阵列基板的数据驱动电路为像素单元的数据线正常提供数据信号，但是在像素单元的栅极线未接收到栅极扫描信号时，像素单元的薄膜晶体管不能被打开，像素单元将不会进行画面显示，显示为黑色。通过上述方案，阵列基板在Is内可以刷新画面120次，使阵列基板的刷新频率达到120Hz。如果阵列基板上设置有1126行像素单元，逐行驱动扫描下，每行像素单元的打开时间为(1/120)/(1126/2)s，约为14.8us，可以看出，为了实现3D显示，虽然本技术的阵列基板的刷新频率提高到了 120Hz，相当于原有刷新频率的两倍，但是还能保证像素电极具有足够长的充电时间，使显示装置的画面响应时间足够长，保证画面质量。本技术的技术方案通过间隔打开栅极驱动电路，给偶数行和奇数行像素单元的栅极分别充电，能够减少阵列基板的充电时间，可以在提高显示装置刷新频率的同时，保证像素电极的充电时间，实现3D显示。此外，奇数行和偶数行像素单元交替接收栅极驱动信号，在奇数行像素单元进行画面显示时，偶数行像素单元显示为黑；在偶数行像素单元进行画面显示时，奇数行像素单元显示为黑，能够本文档来自技高网...

【技术保护点】
一种阵列基板，包括基板、以矩阵形式形成于所述基板上的2n行像素单元，所述阵列基板还包括对应每行像素单元的栅极线，每条栅极线与对应的像素单元中的薄膜晶体管的栅极相连接，其特征在于，所述栅极线按照预设时间周期接收栅极扫描信号，其中，对应第2k?1行像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号，对应第2k行像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号，其中，k为不小于1不大于n的自然数。

【技术特征摘要】

【专利技术属性】
技术研发人员：张亮，邵喜斌，王丹，胡巍浩，许益祯，侯帅，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：实用新型
国别省市：