多数判定电路制造技术

本发明专利技术提供一种多数判定电路，包括：多数判定单元，所述多数判定单元被配置为将第一数据与第二数据进行比较，以判定所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特；以及偏移量施加单元，所述偏移量施加单元被配置为控制所述多数判定单元，使得在所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等的情况下，如果偏移量为第一阶段中的第一设定值则所述多数判定单元判定所述第一数据有更多具有所述第一逻辑值的比特，而如果所述偏移量为第二阶段中的第二设定值则所述多数判定单元判定所述第二数据有更多具有所述第一逻辑值的比特。

【技术实现步骤摘要】
多数判定电路相关申请的交叉引用本申请要求于2011年11月9日提交的韩国专利申请No.10-2011-0116205的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种多数判定(majoritydecision)电路。
技术介绍
多数判定电路将两个输入数据(具有1个比特或更多个比特数据的数字信号)进行比较以判定这两个输入数据中的任何一个是否有更多的具有特定逻辑值(例如，“1”或“0”)的比特。模拟多数判定电路或数字多数判定电路可以作为多数判定电路。图1说明现有的模拟多数判定电路的配置。如图1所示，模拟多数判定电路包括接收第一数据D1<0:3>的第一电流源110、接收第二数据D2<0:3>的第二电流源120、以及第一节点N1和第二节点N2，所述第一节点N1和第二节点N2每个都在节点处具有被确定作为各个第一数据D1<0:3>和第二数据D2<0:3>之中的逻辑值为“1”(或“0”)的比特数目的比较结果的电压。此外，模拟多数判定电路包括与公共节点COM连接的公共晶体管T_COM，所述公共晶体管T_COM由使能信号EN接通或关断。第一电流源110响应于第一数据D1<0:3>来确定流入第一节点N1的电流量，其中，第一节点N1的电压通过在第一电阻R1中由电流而出现的电压降来确定。另外，第二电流源120响应于第二数据D2<0:3>来确定流入第二节点N2的电流量，其中第二节点N2的电压通过在第二电阻R2中由电流而生成的电压降来决定。根据一个例子，第一电流源110包括多个第一晶体管T1_0至T1_3，所述多个第一晶体管T1_0至T1_3每个都根据输入给其的在多个第一数据D1<0:3>之中的相应比特的逻辑值而接通/关断，第二电流源120包括多个第二晶体管T2_0至T2_3，所述多个第二晶体管T2_0至T2_3每个都根据输入给其的在多个第二数据D2<0:3>之中的相应比特的逻辑值而接通/关断。模拟多数判定电路由使能信号EN激活或去激活。如果公共晶体管T_COM通过使能信号EN的激活(“高”)而接通，则分别由第一电流源110和第二电流源120经由公共节点COM而使电流流入第一节点N1和第二节点N2，因此模拟多数判定电路对输入的第一数据D1<0:3>和第二数据D2<0:3>执行多数判定操作。如果公共晶体管T_COM通过使能信号EN(“低”)的去激活而关断，则电流不流经公共节点COM，因此不会出现由第一电阻R1和第二电阻R2所引起的电压降。因此，模拟多数判定电路不执行多数判定操作。这里，多数判定操作是指判定输入数据D1<0:3>和D2<0:3>中的任何一个是否有更多的具有特定逻辑值的比特的操作。图1所示的模拟多数判定电路的操作如下。如果确定第一数据D1<0:3>之中具有逻辑值“1”的比特的数目大于第二数据D2<0:3>之中具有逻辑值“1”的比特的数目，则多个第一晶体管T1_0至T1_3之中接通的晶体管数目大于多个第二晶体管T2_0至T2_3之中接通的晶体管数目，从而流入第一节点N1的电流大于流入第二节点N2的电流。因此，与在第二电阻器R2中相比在第一电阻器R1中出现更大的电压降，从而第一节点N1的电压小于第二节点N2的电压。换言之，如果第一数据D1<0:3>之中具有逻辑“1”的比特数目大于第二数据D2<0:3>中具有逻辑“1”的比特数目，则第一节点N1的电压处于“低”电平而第二节点N2的电压处于“高”电平。另一方面，如果第二数据D2<0:3>之中具有逻辑值“1”的比特数目大于第一数据D1<0:3>之中具有逻辑值“1”的比特数目，则第一节点N1的电压处于“高”电平而第二节点N2的电压处于“低”电平。这里，当使能信号EN为时钟信号时，模拟多数判定电路在时钟信号的“高”电平时段被激活(执行多数判定操作)，而在时钟信号的“低”电平时段被去激活(第一节点N1和第二节点N2都处于“高”电平)。模拟多数判定电路能够在实现高速操作的同时减少晶体管数目、减小电路面积和降低功耗。然而，模拟多数判定电路不会输出如下信号，该信号指示在一个输入数据之中具有逻辑值“1”的比特数目与在另一个输入数据之中具有逻辑值“1”的比特数目相等的情况。另一方面，数字多数判定电路使用两个加法器，所述两个加法器将第一数据D1<0:3>之中具有逻辑值“1”的比特数目相加并输出，以及将第二数据D2<0:3>之中具有逻辑值“1”的比特数目相加并输出。然后，数字多数判定电路使用比较器来对所述加法器输出的结果进行比较以判定多数。当所述加法器输出的结果相同时，比较器激活一信号，所述信号表示在一个输入数据之中具有逻辑值“1”的比特数目与在另一输入数据之中具有逻辑值“1”的比特数目相等。然而，加法器和比较器的实现是复杂的，并且要使用大量的晶体管，使得电路面积可能增加。
技术实现思路
本专利技术的一个实施例针对一种多数判定电路，所述多数判定电路能够在简化配置和减小面积的同时输出在两个输入数据的每个比特之中表示特定逻辑值的比特的数目的比较结果，并输出一信号，该信号表示在一个输入数据的每个比特之中表示特定逻辑值的比特的数目与在另一输入数据的每个比特之中表示特定逻辑值的比特的数目相等。根据本专利技术的一个实施例，一种多数判定电路包括：多数判定单元，所述多数判定单元被配置为将第一数据与第二数据进行比较，以判定所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特；以及偏移量施加单元，所述偏移量施加单元被配置为控制所述多数判定单元，使得在所述第一数据之中具有所述第一逻辑值的比特数目与所述第二数据之中具有所述第一逻辑值的比特数目相等的情况下如果偏移量为在第一阶段中的第一设定值则所述多数判定单元判定，所述第一数据有更多具有所述第一逻辑值的比特，而如果所述偏移量为在第二阶段中的第二设定值则所述多数判定单元判定，所述第二数据有更多具有所述第一逻辑值的比特。根据本专利技术的另一个实施例，一种多数判定电路包括：第一电阻性元件，所述第一电阻性元件与第一节点连接；第二电阻性元件，所述第二电阻性元件与第二节点连接；第一电流源，所述第一电流源被配置为向所述第一节点提供由所述第一数据确定的电流；第二电流源，所述第二电流源被配置为向所述第二节点提供由所述第二数据确定的电流；第一附加电流源，所述第一附加电流源被配置为：当偏移量在第一阶段中被设定为第一设定值时向所述第一节点提供附加电流；以及第二附加电流源，所述第二附加电流源被配置为：当所述偏移量在第二阶段中被设定为第二设定值时向所述第二节点提供附加电流。根据本专利技术的另一个实施例，一种多数判定电路包括：第一多数判定单元，所述第一多数判定单元被配置为将第一数据与第二数据进行比较以输出关于所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特的判定结果，并在所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等时输出逻辑值；第二多数判定单元，所述第二多数判定单元被配置为将第本文档来自技高网...

【技术保护点】
一种多数判定电路，包括：多数判定单元，所述多数判定单元被配置为将第一数据与第二数据进行比较，以判定所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特；以及偏移量施加单元，所述偏移量施加单元被配置为控制所述多数判定单元，使得在所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等的情况下，如果偏移量为第一阶段中的第一设定值则所述多数判定单元判定所述第一数据有更多具有所述第一逻辑值的比特，而如果所述偏移量为第二阶段中的第二设定值则所述多数判定单元判定所述第二数据有更多具有所述第一逻辑值的比特。

【技术特征摘要】
2011.11.09 KR 10-2011-01162051.一种多数判定电路，包括：多数判定单元，所述多数判定单元被配置为将第一数据与第二数据进行比较，以判定所述第一数据和所述第二数据中的一个是否有更多具有第一逻辑值的比特；以及偏移量施加单元，所述偏移量施加单元被配置为控制所述多数判定单元，使得在所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等的情况下，如果偏移量为第一阶段中的第一设定值则所述多数判定单元判定所述第一数据有更多具有所述第一逻辑值的比特，而如果所述偏移量为第二阶段中的第二设定值则所述多数判定单元判定所述第二数据有更多具有所述第一逻辑值的比特。2.如权利要求1所述的多数判定电路，其中，当所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等时，所述多数判定单元在所述第一阶段中的多数判定结果与所述多数判定单元在所述第二阶段中的判定结果不同。3.如权利要求1所述的多数判定电路，其中，所述偏移量施加单元被配置成，当所述第一数据之中具有所述第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目不同时，不影响所述多数判定单元的判定。4.如权利要求1所述的多数判定电路，其中，所述多数判定单元包括：第一电阻性元件，所述第一电阻性元件与第一节点连接；第二电阻性元件，所述第二电阻性元件与第二节点连接；第一电流源，所述第一电流源被配置为在所述第一节点处提供由所述第一数据确定的电流；以及第二电流源，所述第二电流源被配置为向所述第二节点提供由所述第二数据确定的电流，其中所述第一节点和所述第二节点每个的电压根据所述多数判定单元的判定结果来确定。5.如权利要求4所述的多数判定电路，其中所述第一电流源包括多个第一晶体管，所述多个第一晶体管被配置为，每个第一晶体管响应于所述第一数据的相应比特而接通/关断，所述第二电流源包括多个第二晶体管，所述多个第二晶体管被配置为，每个第二晶体管响应于所述第二数据的相应比特而接通/关断。6.如权利要求5所述的多数判定电路，其中，所述偏移量施加单元包括第一偏置晶体管和第二偏置晶体管，所述第一偏置晶体管和第二偏置晶体管被配置为每个响应于所述第一设定值或所述第二设定值而接通/关断。7.如权利要求6所述的多数判定电路，其中，在所述第一偏置晶体管和所述第二偏置晶体管中的一个接通时流动的电流量比所述第一晶体管和所述第二晶体管中的一个接通时流动的电流量小。8.一种多数判定电路，包括：第一电阻性元件，所述第一电阻性元件与第一节点连接；第二电阻性元件，所述第二电阻性元件与第二节点连接；包括第一晶体管的第一电流源，所述第一电流源被配置为向所述第一节点提供由第一数据确定的电流；包括第二晶体管的第二电流源，所述第二电流源被配置为向所述第二节点提供由第二数据确定的电流；包括第一偏置晶体管的第一附加电流源，所述第一附加电流源被配置为，当偏移量被设定为第一阶段中的第一设定值时向所述第一节点提供附加电流；以及包括第二偏置晶体管的第二附加电流源，所述第二附加电流源被配置为，当所述偏移量被设定为第二阶段中的第二设定值时向所述第二节点提供附加电流，其中，从第一偏置晶体管和第二偏置晶体管中的任何一个流出的电流量小于从第一晶体管和第二晶体管中的每个流出的电流量。9.如权利要求8所述的多数判定电路，其中，当所述第一数据之中具有第一逻辑值的比特的数目与所述第二数据之中具有所述第一逻辑值的比特的数目相等时，在所述第一阶段中由所述第一节点的电压表示的逻辑值和在所述第二阶段中由所述第一节点的电压表示的逻辑值改变，或者在所述第一阶段中由所述第二节点的电压表示的逻辑值和在所述第二阶段中由所述第二节点的电压表示的逻辑值改变。10.如权利要求8所述的多数判定电路，还包括：公共节点，所述公共节点与所述第一电流源、所述第二电流源、所述第一附加电流源、以及所述第二附加电流源连接；以及公共电流源，所述公共电流源与所述公共节点连接，并被配置为向所述公共节点提供电流。11.如权利要求8所述的多数判定电路，其中，所述第一电流源包括多个第一晶体管，所述多个第一晶体管每个响应于所述第一数据的相应比特而接通/关断，所述第二电流源包括多个第二晶体管，所述多个第二晶体管每个响应于所述第二数据的相应比特而接通/关断。12....

【专利技术属性】
技术研发人员：崔海郎，金龙珠，权五敬，郭康燮，宋浚踊，楔贤天，
申请(专利权)人：海力士半导体有限公司， 汉阳大学校产学协力团，
类型：发明
国别省市：韩国;KR