多输入电路制造技术

一种电路包括可由第一和第二输入控制的第一电路部分（５２），和用于产生第二输入的第二电路部分（５４）。当第二输入（ｉｎｖＰ↓［ｎ］）被设为控制输入时，第一电路部分（５２）具有第一工作特性，而当第二输入（ｉｎｖＰ↓［ｎ］）不被设为控制输入时，第一电路部分（５２）具有第二工作特性。第二电路部分（５４）适合在第一电路部分（５２）的寿命终止之前通过老化停止工作，由此将第一电路部分从第一工作特性转换到第二工作特性。这种电路使用产生至少一个输入控制信号的一部分电路的失效，从而随着电路老化而改变整个电路特性。这种方法使该电路能够以该电路没有严重老化时的合适的第一特性工作，以及以该电路已老化并接近其寿命终点时的合适的第二特性工作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及多输入电路，例如用于向有源矩阵显示设备的显示像 素提供行电压的移位寄存器。
技术介绍
有源矩阵显示设备包括按行和列排列的像素阵列，而每一个像素 包括至少一个薄膜驱动晶体管和显示元件，例如液晶单元。每一行像 素共享一行导体，其连接到该行中的像素的薄膜晶体管的栅极。每一 列像素共享一列导体，像素驱动信号被提供给该列导体。行导体上的 信号确定晶体管是导通还是截止，而当晶体管导通(通过行导体上的 高电压脉冲)时，来自列导体的信号被允许传递到有液晶材料的区域, 由此改变该材料的光传输特性。有源矩阵显示设备的帧(场)周期要求在短的计时周期内寻址一 行像素，而这样为了使液晶材料充电或放电至理想的电压电平，又对 晶体管的电流驱动能力提出了要求。为了满足这些电流要求，向薄膜 晶体管供应的栅极电压需要以显著的电压摆幅波动。就非晶硅驱动晶体管而言，该电压摆幅可大约为30V。对行导体中的大电压摆幅的要求需要利用高电压部件实现该行 驱动器电路。对将行驱动器电路的部件集成到作为显示像素阵列的基底的同 一基底上己有很多关注。这样能够实现窄密封线和对称的显示面板。 一种可能性是将多晶硅用于像素晶体管，因为这一技术更容易适用于 行驱动器电路的高电压电路元件。那么将失去利用非晶硅技术制造显 示阵列的成本优势。因而引起对提供可利用非晶硅技术实现的驱动器电路的关注。将 行驱动器集成到非晶硅中将允许带有窄边缘的对称显示，并且与低温多晶硅工艺相比节约成本。非晶硅晶体管的低迁移率以及应力诱导阈值电压的变化在利用非晶硅技术实现驱动器电路方面存在严重困难。按照惯例，行驱动器电路被实施为移位寄存器，其用以依次输出 每一行导体上的行电压脉冲。实质上，移位寄存器电路的每一级包括连接在时钟控制高电源线(clocked high power line)和行导体之间的 输出晶体管，并且驱动晶体管被导通而将行导体耦合至该钟控高功率 线以产生行寻址脉冲。标准行驱动器设计典型地包括低阻抗驱动器， 将该行保持在截止电压持续稍短于计时的100%,而其被上拉到行 导通电压持续短于计时的1%。这存在问题，因为非晶硅晶体管的阈 值电压会出现漂移，器件导通越久，阈值电压越高。结果是行驱动器 迅速老化，此后显示器不再工作。众所周知，为了确保行导体上的电压达到电源线电压(即使驱动 晶体管串联连接)，使用输出晶体管的杂散电容来利用自举效应。这 在US 6 052 426中有论述。这样使用驱动晶体管的寄生电容的问题在于存在其它杂散效应， 而这些也在US 6 052 426中有论述。这一问题的一个解决方案是通过 引入第一附加电容器来消除杂散电容的效应，并且引入专用于自举操 作的第二附加电容器。这样使用附加自举电容器的移位寄存器公开在US6 052 426和 US 6064713中。在这些电路中，输出晶体管的栅极通过输入晶体管 被前一行的行脉冲充电。因此，可施加给输出晶体管的最大栅极电压 有赖于输入晶体管的阈值电压。尤其当利用非晶硅技术实现移位寄存 电路时，这可成为电路性能的限制因素。这在低温下尤其是个问题， 因为此时TFT迁移率处于其最低值，而阈值电压处于其最高值。申请人已提出(但还未公布) 一种行驱动器电路，该电路不需要 将行保持在固定电压。被预充电至行截止电压之后，行可在高阻抗状 态浮动。行线的电容和通过驱动晶体管的漏电流有意向行截止电压提 供一些漏电流通道，而这有助于稳定各行并防止来自相邻行线的过多 干扰。该提议的电路(下面有更详细的描述)的一个特征是，在行应保持在截止状态的时间段内，互补时钟信号用以确保稳定性。即使在该电路中的驱动晶体管在低占空比下工作，驱动晶体管的 阈值电压的变化也仍然是限制电路寿命的最终原因，并且在极端温度 下这更明显。
技术实现思路
根据本专利技术，提供一种电路，包括可由第一和第二输入控制的第 一电路部分，以及用于产生第二输入的第二电路部分，其中当第二输 入电路设为控制输入时，第一电路部分具有第一工作特性，而当第二 输入电路不设为控制输入时，该第一电路部分具有第二工作特性，其 中第二电路部分适合在第一电路部分寿命结束之前通过老化而停止 工作，由此将第一电路部分从第一工作特性转换到第二工作特性。该电路利用产生至少一个输入控制信号的电路部分的失效，从而 当电路老化时改变总的电路特性。当电路没有显著老化时，这种方法 使电路能够以适当的第一特性工作，并且当电路已经老化并且较接近 其寿命终点时能够以适当的第二特性工作。第一输入可包括第一钟控电源线，而第二输入可包括第一钟控电 源线的反相形式。那么第二电路部分包括用于产生第一钟控电源线电 压的反相形式的反相器。这可被设计为在不同的时间对第一电路部分 失效，而后中断提供反相时钟信号。该电路可用作移位寄存器电路的级，其适合于将所选择的第一钟 控电源线的高时钟相位传递至输出。例如，每一级可包括连接到前一级的输出的第一输入；驱动晶体管，用于将第一钟控电源线电压耦合到该级的输出； 补偿电容器，用于补偿驱动晶体管的寄生电容的影响，且一个端 子连接到第一钟控电源线电压的反相形式；以及第一自举电容器，连接在驱动晶体管和该级的输出之间， 其中反相器形成在公共基底上。反相钟控电源信号起初用于补偿驱动晶体管的寄生电容。然而，仅当在电路工作之初驱动晶体管的阈值电压小时，需要这种补偿。由 于该阈值电压漂移，寄生电容对电路性能不再存在潜在限制。因此本 专利技术故意使反相器电路失效(但以可预知的方式)，而这样使电路的 整个寿命能够被延长。反相器可包括连接在反相器输出和高电压轨之间的上拉晶体管 和连接在反相器输出和低电压轨之间的下拉晶体管。这是简单的反相 器电路。然后下拉晶体管被第一钟控电源线电压选通。上拉和下拉晶体管以高达约50%的占空比工作，并且这可产生比 每一级驱动晶体管(其仅在帧周期的一个线时间中工作)更迅速的阈 值电压漂移，而这使得将反向器设计成过早失效成为可能，尽管其使 用与驱动晶体管相同的技术形成。因为反相器晶体管和驱动晶体管经 受相同的环境条件，与驱动晶体管老化取决于这些条件一样，反相器 电路的失效时间也取决于这些条件。这样，可保持电路性能。下拉晶 体管可比上拉晶体管大，而这是所希望的，因为其经受更大的电压应 力。上拉和下拉晶体管优选设计为通过在大约相同的时间老化而停 止工作。反相器停止工作后， 一部分第一钟控电源线电压优选被设计为通 过下拉晶体管的寄生电容耦合到输出，下拉晶体管的寄生电容大于上 拉晶体管的寄生电容。这样，失效反相器以与工作反相器相反的方式 工作，而反相器特性在电路寿命前期和电路寿命后期都有益。每一级可进一步包括用于对第一自举电容器进行充电的输入晶 体管并由第一输入控制。输入段可耦合到该级的两级或多级之前的级 的输出，并且这时输入段包括连接在输入晶体管的栅极和第一输入之 间的第二自举电容器。该电路布置使用两个自举电容器。一个用于确保总电源线电压可 以耦合到输出，而另一个用于确保在栅极充电阶段来自前一级的总行 电压通过输入晶体管耦合到驱动晶体管。电路具有两个预充电工作周 期，第一周期对输入晶体管栅极进行预充电，而第二周期对驱动晶体 管栅极进行预充电。这使电路对阈值电压电平或变化不太敏感，并且允许利用非晶硅技术来本文档来自技高网...

【技术保护点】
一种电路，其包括可由第一和第二输入控制的第一电路部分（５２），以及用于产生该第二输入的第二电路部分（５４），其中当所述第二输入（ｉｎｖＰ↓［ｎ］）被设为控制输入时，所述第一电路部分（５２）具有第一工作特性，而当所述第二输入（ｉｎｖＰ↓［ｎ］）不被设为控制输入时，具有第二工作特性，并且其中所述第二电路部分（５４）适合在所述第一电路部分（５２）的寿命终止之前通过老化停止工作，从而将所述第一电路部分从所述第一工作特性转换到所述第二工作特性。

【技术特征摘要】
【国外来华专利技术】EP 2005-7-26 05106867.41、一种电路，其包括可由第一和第二输入控制的第一电路部分(52)，以及用于产生该第二输入的第二电路部分(54)，其中当所述第二输入(invPn)被设为控制输入时，所述第一电路部分(52)具有第一工作特性，而当所述第二输入(invPn)不被设为控制输入时，具有第二工作特性，并且其中所述第二电路部分(54)适合在所述第一电路部分(52)的寿命终止之前通过老化停止工作，从而将所述第一电路部分从所述第一工作特性转换到所述第二工作特性。2、 如权利要求1所述的电路，其中所述第一输入包括第一钟控 电源线(Pn)，而所述第二输入(invPn)包括所述第一钟控电源线(Pn) 的反相形式，其中所述第二电路部分(54)包括用于产生所述第一钟 控电源线电压的反相形式的反相器(70， 72)。3、 一种移位寄存器电路，包括设在公用基底上的多个级，每一 级由第一钟控电源线(Pn)和所述第一钟控电源线的反相形式(invPn) 控制，其中每一级包括如在权利2中所述的电路，并且其中所述电路 适合于向输出传递所选择的所述第一钟控电源线的高时钟相位。4、 如权利要求3所述的移位寄存器电路，其中每一级包括 连接到前级输出的第一输入(Rn-》；驱动晶体管(Tdrive)，用于将第一钟控电源线电压(Pn)耦合到 所述级的输出(Rn);补偿电容器(C。，用于补偿所述驱动晶体管的寄生电容的效应， 并且一个端子耦合到所述第一钟控电源线电压的反相形式(invPn); 以及第一自举电容器(C2)，连接在所述驱动晶体管的栅极和所述级 的输出(Rn)之间，其中将所述反相器形成在所述公用基底上。5、 如权利要求4所述的电路，其中所述反相器包括连接在所述 反相器输出和高电压线之间的上拉晶体管(70)和连接在所述反相器 输出和低电压线之间的下拉晶体管(72)。6、 如权利要求5所述的电路，其中所述下拉晶体管(72)由所 述第一钟控电源线电压选通。7、 如权利要求5或6所述的电路，其中所述上拉和下拉晶体管 以大约50%的占空比工作。8、 如权利要求5到7中任一项所述的电路，其中所述下拉晶体 管(72)大于所述上拉晶体管(70)。9、 如权利要求5到8中任一项所述的电路，其中所述上拉和下 拉晶体管被设计为在大约同一时间(78)通过老化停止工作。10、 如权利要求5到9中任一项所述的电路，其中所述反相器停 止工作(78)之后， 一部分所述第一钟控电源线电压通过所述下拉晶 体管(72)的寄生电容(CCD)耦合到输出，所述下拉晶体管的寄生 电容大于所述上拉晶体管的寄生电容。11、 如权利要求4到10中任一项所述的电路，其中所述每一级 还包括输入晶体管(T...

【专利技术属性】
技术研发人员：P柯林斯，SC迪恩，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]