当前位置: 首页 > 专利查询>宁波大学专利>正文

基于多米诺电路的超低功耗三值计数单元及多位计数器制造技术

技术编号:8685168 阅读:177 留言:0更新日期:2013-05-09 04:52
本发明专利技术公开了一种基于多米诺电路的超低功耗三值计数单元及多位计数器,以开关—信号理论为指导,结合绝热逻辑、多值逻辑和多米诺电路设计三值计数器,本发明专利技术首先推导出带使能端的三值正循环门电路开关级结构,并结合三值绝热多米诺文字运算电路及绝热多米诺缓冲器得到三值计数单元(即一位三值计数器);然后推导出三值计数器使能信号产生电路结构式,将三值计数单元和三值计数器使能信号产生电路通过级联得到三值多位计数器;优点是经Spice软件模拟证明本发明专利技术所设计的基于多米诺电路的超低功耗三值四位计数器逻辑功能正确,与常规三值四位多米诺计数器相比,能耗节省约63%。

【技术实现步骤摘要】

本专利技术涉及三值计数器,尤其是涉及一种基于多米诺电路的超低功耗三值计数单元及三值多位计数器。
技术介绍
计数器是大规模集成电路中的基本模块之一,广泛应用于分频器、编码器、存储器以及算术运算电路中,超低功耗计数器设计已经引起电路设计者的重视。目前已有多种低功耗计数器的设计方案,如采用降低电源电压和双边沿触发的方法等,在一定程度上降低了计数器的功耗。然而,这些传统计数器电路中能量是从电源到地一次性的消耗掉,能量利用率较低。采用交流脉冲电源的绝热计数器能够突破传统电路能量传输模式的局限性,使能量由电源一信号节点一电源,从而实现了能量的循环利用,大幅度降低了电路的功耗。多值逻辑可以减少电路的面积和引线数,降低生产成本,增强数据处理能力,成为高信息密度集成电路研究的热点。但是目前大部分多值电路采用二值元件设计,其电路复杂度较高,将具有速度快、面积小等优点的多米诺电路与多值逻辑相结合能够简化电路结构,在更大程度上提高电路信息密度。鉴此,研究一种基于绝热逻辑、多值逻辑和多米诺电路的超低功耗三值计数器设计方案具有现实意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种基于多米诺电路的超低功耗三值计数单元及三值多位计数器。本专利技术解决上述技术问题所采用的技术方案为:一种基于多米诺电路的超低功耗三值计数单元,包括三值正循环门、三值绝热多米诺文字运算电路和绝热多米诺缓冲器,所述的三值正循环门设置有信号输入端、信号输出端、第一时钟信号输入端、第二时钟信号输入端,第三时钟信号输入端、使能信号输入端和互补使能信号输入端,所述的三值绝热多米诺文字运算电路设置有信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端,所述的三值绝热多米诺文字运算电路的信号输入端与所述的绝热多米诺缓冲器的信号输出端连接,所述的三值绝热多米诺文字运算电路的信号输出端与所述的三值正循环门的信号输入端连接,所述的三值正循环门的信号输出端与所述的绝热多米诺缓冲器的信号输入端连接,所述的三值正循环门的第一时钟信号输入端和所述的三值绝热多米诺文字运算电路的第一时钟信号输入端连接,所述的三值正循环门的使能信号输入端、所述的三值正循环门的第二时钟信号输入端和所述的三值绝热多米诺文字运算电路的第二时钟信号输入端连接,所述的三值正循环门的第一时钟信号输入端接入的时钟信号与所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值相同且相位相差180度,所述的三值正循环门的第二时钟信号输入端接入的时钟信号与所述的三值正循环门的第三时钟信号输入端接入的时钟信号的相位相同,且所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值是所述的三值正循环门的第三时钟信号输入端接入的时钟信号的幅值的两倍。所述的三值正循环门包括用于控制逻辑I信号产生的第一控制信号产生电路、用于控制逻辑2信号产生的第二控制信号产生电路和输出信号产生电路,所述的第一控制信号产生电路包括第一 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管和第五NMOS管,所述的第一 PMOS管的源极、所述的第一 NMOS管的漏极和所述的第四NMOS管的漏极连接且其连接端为第一控制信号输出端,所述的第一 NMOS管的源极与所述的第二 NMOS管的漏极连接,所述的第二 NMOS管的源极、所述的第三NMOS管的漏极和所述的第五NMOS管的源极连接,所述的第四NMOS管的源极与所述的第五NMOS管的漏极连接,所述的第二控制信号产生电路包括第二 PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管,所述的第二 PMOS管的源极、所述的第六NMOS管的漏极和所述的第九NMOS管的漏极连接且其连接端为第二控制信号输出端,所述的第六NMOS管的源极与所述的第七NMOS管的漏极连接,所述的第七NMOS管的源极、所述的第八NMOS管的漏极和所述的第十NMOS管的源极连接,所述的第九NMOS管的源极与所述的第十NMOS管的漏极连接,所述的输出信号产生电路包括第三PMOS管、第四PMOS管和第i^一 NMOS管,所述的第三PMOS管的栅极与所述的第一控制信号输出端连接,所述的第四PMOS管的栅极与所述的第二控制信号输出端连接,所述的第三PMOS管的源极、所述的第四PMOS管的源极和所述的第十一NMOS管的漏极连接且其连接端为所述的三值正循环门的信号输出端,所述的第一 NMOS管的栅极与所述的第六NMOS管 的栅极连接且其连接端为所述的三值正循环门的互补使能信号输入端,所述的第四NMOS管的栅极和所述的第九NMOS管的栅极连接且其连接端为三值正循环门的使能信号输入端,所述的第二 NMOS管的栅极、所述的第五NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十NMOS管的栅极为所述的三值正循环门的信号输入端,其中所述的第五NMOS管的栅极接入逻辑值对应O的三值文字运算信号,所述的第二 NMOS管的栅极和所述的第十NMOS管的栅极均接入逻辑值对应I的三值文字运算信号,所述的第七NMOS管的栅极接入逻辑值对应2的三值文字运算信号,所述的第一 PMOS管的漏极、所述的第二 PMOS管的漏极、所述的第三NMOS管的源极、所述的第八NMOS管的源极和所述的第十一 NMOS管的栅极连接且其连接端为所述的三值正循环门的第一时钟信号输入端,所述的第一 PMOS管的栅极、所述的第二 PMOS管的栅极、所述的第三NMOS管的栅极、所述的第八NMOS管的栅极、所述的第四PMOS管的漏极和所述的第十一 NMOS管的源极连接且其连接端为所述的三值正循环门的第二时钟信号输入端,所述的第三PMOS管的漏极为所述的三值正循环门的第三时钟信号输入端。所述的三值绝热多米诺文字运算电路包括文字运算模块和波形转换模块,所述的文字运算模块由第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管和第十八NMOS管组成,所述的第十二 NMOS管的栅极和所述的第十五NMOS管的栅极连接且其连接端为所述的三值绝热多米诺文字运算电路的信号输入端,所述的第十二 NMOS管的漏极、所述的第五PMOS管的源极和所述的第七PMOS管的栅极连接,所述的第十二 NMOS管的源极与所述的第十三NMOS管的漏极连接,所述的第六PMOS管的源极与所述的第七PMOS管的漏极连接,所述的第七PMOS管的源极、所述的第十四NMOS管的漏极和所述的第十八NMOS管的漏极连接,所述的第八PMOS管的源极、所述的第十五NMOS管的漏极、所述的第十PMOS管的栅极和所述的第十八NMOS管的栅极连接,所述的第十五NMOS管的源极与所述的第十六NMOS管的漏极连接,所述的第九PMOS管的源极与所述的第十PMOS管的漏极连接,所述的第十PMOS管的源极与所述的第十七NMOS管的漏极连接,所述的第五PMOS管的栅极、所述的第六PMOS管的漏极、所述的第八PMOS管的栅极、所述的第九PMOS管的漏极、所述的第十三NMOS管的栅极、所述的第十四NMOS管的源极、所述的第十六NMOS管的栅极和所述的第十七N本文档来自技高网...

【技术保护点】
一种基于多米诺电路的超低功耗三值计数单元,其特征在于包括三值正循环门、三值绝热多米诺文字运算电路和绝热多米诺缓冲器,所述的三值正循环门设置有信号输入端、信号输出端、第一时钟信号输入端、第二时钟信号输入端,第三时钟信号输入端、使能信号输入端和互补使能信号输入端,所述的三值绝热多米诺文字运算电路设置有信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端,所述的三值绝热多米诺文字运算电路的信号输入端与所述的绝热多米诺缓冲器的信号输出端连接,所述的三值绝热多米诺文字运算电路的信号输出端与所述的三值正循环门的信号输入端连接,所述的三值正循环门的信号输出端与所述的绝热多米诺缓冲器的信号输入端连接,所述的三值正循环门的第一时钟信号输入端和所述的三值绝热多米诺文字运算电路的第一时钟信号输入端连接,所述的三值正循环门的使能信号输入端、所述的三值正循环门的第二时钟信号输入端和所述的三值绝热多米诺文字运算电路的第二时钟信号输入端连接,所述的三值正循环门的第一时钟信号输入端接入的时钟信号与所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值相同且相位相差180度,所述的三值正循环门的第二时钟信号输入端接入的时钟信号与所述的三值正循环门的第三时钟信号输入端接入的时钟信号的相位相同,且所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值是所述的三值正循环门的第三时钟信号输入端接入的时钟信号的幅值的两倍。...

【技术特征摘要】
1.一种基于多米诺电路的超低功耗三值计数单元,其特征在于包括三值正循环门、三值绝热多米诺文字运算电路和绝热多米诺缓冲器,所述的三值正循环门设置有信号输入端、信号输出端、第一时钟信号输入端、第二时钟信号输入端,第三时钟信号输入端、使能信号输入端和互补使能信号输入端,所述的三值绝热多米诺文字运算电路设置有信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端,所述的三值绝热多米诺文字运算电路的信号输入端与所述的绝热多米诺缓冲器的信号输出端连接,所述的三值绝热多米诺文字运算电路的信号输出端与所述的三值正循环门的信号输入端连接,所述的三值正循环门的信号输出端与所述的绝热多米诺缓冲器的信号输入端连接,所述的三值正循环门的第一时钟信号输入端和所述的三值绝热多米诺文字运算电路的第一时钟信号输入端连接,所述的三值正循环门的使能信号输入端、所述的三值正循环门的第二时钟信号输入端和所述的三值绝热多米诺文字运算电路的第二时钟信号输入端连接,所述的三值正循环门的第一时钟信号输入端接入的时钟信号与所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值相同且相位相差180度,所述的三值正循环门的第二时钟信号输入端接入的时钟信号与所述的三值正循环门的第三时钟信号输入端接入的时钟信号的相位相同,且所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值是所述的三值正循环门的第三时钟信号输入端接入的时钟信号的幅值的两倍。2.根据权利要求1所述的基于多米诺电路的超低功耗三值计数单元,其特征在于所述的三值正循环门包括用于控制逻辑I信号产生的第一控制信号产生电路、用于控制逻辑2信号产生的第二控制信号产生电路和输出信号产生电路,所述的第一控制信号产生电路包括第一 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管和第五NMOS管,所述的第一 PMOS管的源极、所述的第一 NMOS管的漏极和所述的第四NMOS管的漏极连接且其连接端为第一控制信号输出端,所述的第一 NMOS管的源极与所述的第二 NMOS管的漏极连接,所述的第二 NMOS管的源极、所述的第三NMOS管的漏极和所述的第五NMOS管的源极连接,所述的第四NMOS管的源极与所述的第五NMOS管的漏极连接,所述的第二控制信号产生电路包括第二 PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管,所述的第二 PMOS管的源极、所述的第六NMOS管的漏极和所述的第九NMOS管的漏极连接且其连接端为第二控制信号输出端,所述的第六NMOS管的源极与所述的第七NMOS管的漏极连接,所述的第七NMOS管的源极、所述的第八NMOS管的漏极和所述的第十NMOS管的源极连接,所述的第九NMOS管的源极与所述的第十NMOS管的漏极连接,所述的输出信号产生电路包括第三PMOS管、第四PMOS管和第i^一 NMOS管,所述的第三PMOS管的栅极与所述的第一控制信号输出端连接,所述的第四PMOS管的栅极与所述的第二控制信号输出端连接,所述的第三PMOS管的源极、所述的第四PMOS管的源极和所述的第十一 NMOS管的漏极连接且其连接端为所述的三值正循环门的信号输出端,所述的第一 NMOS管的栅极与所述的第六NMOS管的栅极连接且其连接端为所述的三值正循环门的互补使能信号输入端,所述的第四NMOS管的栅极和所述的第九NMOS管的栅极连接且其连接端为三值正循环门的使能信号输入端,所述的第二 NMOS管的栅极、所述的第五NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十NMOS管的栅极为所述的三值正循环门的信号输入端,其中所述的第五NMOS管的栅极接入逻辑值对应O的三值文字运算信号,所述的第二 NMOS管的栅极和所述的第十NMOS管的栅极均接入逻辑值对应I的三值文字运算信号,所述的第七NMOS管的栅极接入逻辑值对应2的三值文字运算信号,所述的第一 PMOS管的漏极、所述的第二 PMOS管的漏极、所述的第三NMOS管的源极、所述的第八NMOS管的源极和所述的第十一 NMOS管的栅极连接且其连接端为所述的三值正循环门的第一时钟信号输入端,所述的第一 PMOS管的栅极、所述的第二 PMOS管的栅极、所述的第三NMOS管的栅极、所述的第八NMOS管的栅极、所述的第四PMOS管的漏极和所述的第十一 NMOS管的源极连接且其连接端为所述的三值正循环门的第二时钟信号输入端,所述的第三PMOS管的漏极为所述的三值正循环门的第三时钟信号输入端。3.根据权利要求1或2所述的基于多米诺电路的超低功耗三值计数单元,其特征在于所述的三值绝热多米诺文字运算电路包括文字运算模块和波形转换模块,所述的文字运算模块由第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管和第十八NMOS管组成,所述的第十二 NMOS管的栅极和所述的第十五NMOS管的栅极连接且其连接端为所述的三值绝热多米诺文字运算电路的信号输入端,所述的第十二NMOS管的漏极、所述的第五PMOS管的源极和所述的第七PMOS管的栅极连接,所述的第十二NMOS管的源极与所述的第十三NMOS管的漏极连接,所述的第六PMOS管的源极与所述的第七PMOS管的漏极连接,所述的第七PMOS管的源极、所述的第十四NMOS管的漏极和所述的第十八NMOS管的漏极连接,所述的第八PMOS管的源极、所述的第十五NMOS管的漏极、所述的第十PMOS管的栅极和 所述的第十八NMOS管的栅极连接,所述的第十五NMOS管的源极与所述的第十六NMOS管的漏极连接,所述的第九PMOS管的源极与所述的第十PMOS管的漏极连接,所述的第十PMOS管的源极与所述的第十七NMOS管的漏极连接,所述的第五PMOS管的栅极、所述的第六PMOS管的漏极、所述的第八PMOS管的栅极、所述的第九PMOS管的漏极、所述的第十三NMOS管的栅极、所述的第十四NMOS管的源极、所述的第十六NMOS管的栅极和所述的第十七NMOS管的源极连接且其连接端为所述的三值绝热多米诺文字运算电路的第一时钟信号输入端,所述的第五PMOS管的漏极、所述的第六PMOS管的栅极、所述的第八PMOS管的漏极、所述的第九PMOS管的栅极、所述的第十三NMOS管的源极、所述的第十四NMOS管的栅极、所述的第十六NMOS管的源极和所述的第十七NMOS管的栅极连接且其连接端为所述的三值绝热多米诺文字运算电路的第二时钟信号输入端;所述的波形转换模块由第十九NMOS管、第二十NMOS管、第二i^一 NMOS管、第二十二 NMOS管、第二十三NMOS管和第二十四NMOS管组成,所述的第十九NMOS管的漏极与所述的第十二 NMOS管的漏极连接,所述的第十九NMOS管的源极与所述的第二十NMOS管的栅极连接,所述的第二十一 NMOS管的漏极与所述的第十八NMOS管的源极连接,所述的第二十一 NMOS管的源极与所述的第二十二 NMOS管的栅极连接,所述的第二十三NMOS管的漏极与所述的第十PMOS管的源极连接,所述的第二十三NMOS管的源极与所述的第二十四NMOS管的栅极连接,所述的第十九NMOS管的栅极、所述的第二十一 NMOS管的栅极和所述的第二十三NMOS管的栅极与所述的三值绝热多米诺文字运算电路的第一时钟信号输入端连接,所述的第二十NMOS管的源极、所述的第二十二 NMOS管的源极和所述的第二十四NMOS管的源极与所述的三值绝热多米诺文字运算电路的第二时钟信号输入端连接,所述的第二十NMOS管的漏极、所述的第二十二NMOS管的漏极和所述的第二十四NMOS管的漏极为所述的三值绝热多米诺文字运算电路的信号输出端,其中,所述的第二十NMOS管的漏极输出逻辑值对应O的三值文字运算信号,所述的第二十二NMOS管的漏极输出逻辑值对应I的三值文字运算信号,所述的第二十四NMOS管的漏极输出逻辑值对应2的三值文字运算信号。4.根据权利要求1或2所述的基于多米诺电路的超低功耗三值计数单元,其特征在于所述的绝热多米诺缓冲器的输出信号与其输入信号幅值相同,且所述的绝热多米诺缓冲器的输出信号比其输入信号延迟半个时钟周期。5.根据权利要求4所述的基于多米诺电路的超低功耗三值计数单元,其特征在于所述的绝热多米诺缓冲器由第i^一 PMOS管、第十二 PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三i^一 NMOS管、第三十二 NMOS管、第三十三NMOS管、第三十四NMOS管和第三十五NMOS管组成,所述的第i^一 PMOS管的源极、所述的第十三PMOS管的栅极和所述的第二十五NMOS管的漏极连接,所述的第二十五NMOS管的源极和所述的第二十六NMOS管的漏极连接,所述的第十二 PMOS管的源极和所述的第十三PMOS管的漏极连接,所述的第十三PMOS管的源极、所述的第二十七NMOS管的漏极和所述的第三十一 NMOS管的漏极连接,所述的第十四PMOS管的源极、所述的第十六PMOS管的栅极、所述的第二十八NMOS管的漏极和所述的第三十一 NMOS管的栅极连接,所述的第二十八NMOS管的源极和所述的第二十九NMOS管的漏极连接,所述的第十五PMOS管的源极和所述的第十六PMOS管的漏极连接,所述的第十六PMOS管的源极、所述的第三十NMOS管的漏极和所述的第三十四NMOS管的漏极连接,所述的第三十一 NMOS管的源极和所述的第三十二 NMOS管的漏极连接,所述的第三十二 NMOS管的源极和所述的第三十三NMOS管的栅极连接,所述的第三十四NMOS管的源极和所述的第三十五NMOS管的栅极连接,所述的第二十五NMOS管的栅极和所述的第二十八NMOS管的栅极连接且其连接端为所述的绝热多米诺缓冲器的信号输入端,所述的第三十三NMOS管的漏极和所述的第三十五NMOS管的漏极连接且其连接端为所述的绝热多米诺缓冲器的信号输出端,所述的第十一 PMOS管的漏极、所述的第十二 PMOS管的栅极、所述的第十四PMOS管的漏极、所述的第十五PMOS管的栅极、所述的第二十六NMOS管的源极、所述的第二十七NMOS管的栅极、所述的第二十九NMOS管的源极、所述的第三十NMOS管 的栅极和所述的第三十五NMOS管的源极连接且其连接端为所述的绝热多米诺缓冲器的第一时钟信号输入端,所述的第十一 PMOS管的栅极、所述的第十二 PMOS管的漏极、所述的第十四PMOS管的栅极、所述的第十五PMOS管的漏极、所述的第二十六NMOS管的栅极、所述的第二十七NMOS管的源极、所述的第二十九NMOS管的栅极、所述的第三十NMOS管的源极、所述的第三十二匪OS管的栅极和所述的第三十四NMOS管的栅极连接且其连接端为所述的绝热多米诺缓冲器的第二时钟信号输入端,所述的第三十三NMOS管的源极为所述的绝热多米诺缓冲器的第三时钟信号输入端,所述的绝热多米诺缓冲器的第一时钟信号输入端接入的时钟信号与所述的三值正循环门的第一时钟信号输入端接入的时钟信号相同,所述的绝热多米诺缓冲器的第二时钟信号输入端接入的时钟信号与所述的三值正循环门的第二时钟信号输入端接入的时钟信号相同,所述的绝热多米诺缓冲器的第三时钟信号输入端接入的时钟信号与所述的三值正循环门的第三时钟信号输入端接入的时钟信号的幅值相同,相位相差180度。6.一种基于多米诺电路的超低功耗三值多位计数器,其特征在于由η位三值计数单元和η位计数器使能信号产生电路组成,所述的三值计数单元包括三值正循环门、三值绝热多米诺文字运算电路和绝热多米诺缓冲器,所述的三值正循环门设置有信号输入端、信号输出端、第一时钟...

【专利技术属性】
技术研发人员:汪鹏君杨乾坤郑雪松
申请(专利权)人:宁波大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1