一种全差分运算跨导放大器制造技术

本发明专利技术公开了一种全差分运算跨导放大器，具有第一支路和第二支路。第一支路，接收差分输入信号Vin和Vip，包括NMOS管（M31）、NMOS管（M32）、NMOS管（M35）、NMOS管（M314）和NMOS管（M315）；第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括PMOS管（M38）和PMOS管（M39）；PMOS管（M38）和PMOS管（M39）的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，PMOS管（M38）的漏极连接于NMOS管（M314）的漏极，PMOS管（M39）的漏极连接于NMOS管（M315）的漏极。

【技术实现步骤摘要】

本专利技术涉及电路开发
，特别涉及一种全差分运算跨导放大器。
技术介绍
随着CMOS工艺的发展，电源电压和晶体管本征增益逐渐降低，对于基于开关电容电路的离散时间信号处理电路来说，其性能提高的主要瓶颈之一就是高性能的运算跨导放大器(OTA)。OTA的设计最重要的指标是电压增益(Av)和增益带宽积(GBW)。其中电压增益Av为跨导(Gm)与输出电阻(Rtj)的乘积，表示为=Av=GmRtj,增益带宽积GBW为跨导(Gm)与输出电容(C。)之比，表示为:GBW=Gm/C。。现有的OTA结构有多种，单级OTA主要包括套筒式共源共栅(Telescopic Cascode)结构以及折叠式共源共栅(folded Cascode)结构等。在开关电容等电路的设计中，OTA的有限增益会导致电荷转移不完全，使得输出出现有限增益误差，故尽量提高OTA的增益是设计的努力方向之一。在一定的功耗(即跨导Gm)下，如何提高输出电阻％以提高增益，成为设计优化的关键之一。此外，在开关电容电路设计中，OTA的增益带宽积GBW决定了闭环带宽，即电路的工作速度，故尽量提高OTA的GBW也是设计的一个方向。在相同跨导条件下，OTA的增益带宽积GBW反比于输出电容负载C0.0TA的电容负载Ctj由有效负载Q和寄生电容Cp并联而成，所以如何尽量减小输出节点的寄生电容Cp成为设计优化的重要内容。图1是现有的套筒式共源共栅结构运算跨导放大器(OTA)的电路图，输入是差分信号Vin和Vip，输出是差分信号Von和Vop，负载电容是CL.。MOS管Mll和M12是输入管，MOS管M13和M14是电流源管。输出是共源共栅结构，共源共栅结构由MOS管M11，M12，M15-M110组成，可以提供较大的输出电阻以提高增益。Vop和Von通过共模反馈模块，输出Vanfb信号，并通过MOS管M14来控制输出共模电平。流过单端支路的偏置电流记为1.该OTA的增益可以表示为:`Avl-Gmll (RdsllGml5Rdsl5//R(Js19Gmi7Rdsl7).假设有:GmIS^dslS — Rdsl9Gmi7Rdsl7 ~则增益可以表示为:Avl=GmllR0/2.输出节点的负载电容为CL，寄生电容记为Cpl，则该OTA的增益带宽积为:GBW1 二舞.输出寄生电容主要由与输出节点相连的共栅MOS管M17，M18, M15, M16的漏衬寄生电容(即漏极和衬底之间的电容)Cdb和漏栅寄生电容(即漏极和栅极之间的电容)Cgd构成，它与MOS管的宽度W成正比，假设MOS管单位宽度所对应的寄生电容为k，则有:Cpl=k(ff17+ff15).在高速模拟电路设计中,MOS管的尺寸较大，Cpl的大小相对于Q不可忽略，导致套 筒式共源共栅结构OTA的寄生电容较大，从而导致该OTA的GBW较小。
技术实现思路
本专利技术提供一种全差分运算跨导放大器，能够同时获得大的增益带宽积，以及大的增益。该全差分运算跨导放大器具有第一支路和第二支路。所述第一支路，接收差分输入信号Vin和Vip，包括N沟道金属氧化物半导体NMOS管M31、NMOS管M32、NMOS管M35、NMOS管M314和NMOS管M315。所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop ;包括P沟道金属氧化物半导体PMOS管M38和PMOS管M39 ；PM0S管M38和PMOS管M39的源极均连接至电源VDD，栅极均接入偏置电压Vbpl，PMOS管M38的漏极连接于NMOS管M314的漏极，PMOS管M39的漏极连接于NMOS管M315的漏极。NMOS管M31的栅极接收差分输入信号Vin，源极连接于NMOS管M35的漏极，漏极连接于NMOS管M314的源极。NMOS管M32的栅极接收差分输入信号Vip，源极连接于NMOS管M35的漏极，漏极连接于NMOS管M315的源极。NMOS管M35的源极接地，漏极连接于NMOS管M31的源极和NMOS管M32的源极，栅极接入偏置电压Vbnl。NMOS管M314的栅极接入偏置电压Vbn2，源极连接于NMOS管M31的漏极，漏极连接于PMOS管M38的漏极。NMOS管M315的栅极接入偏置电压Vbn2，源极连接于NMOS管M32的漏极，漏极连接于PMOS管M39的漏极。较佳地，所述第二支路，进一步包括NMOS管M36、NM0S管M37、NM0S管M33、NM0S管M34、NMOS 管 M312、NMOS 管 M313、PMOS 管 M310 和 PMOS 管 M311。其中，PMOS管M310的栅极接入偏置电压Vbp2，源极连接于PMOS管M38的漏极，漏极连接于NMOS管M312的漏极且输出差分输出信号Vop ;PM0S管M311的栅极接入偏置电压Vbp2,源极连接于PMOS管M39的漏极，漏极连接于NMOS管M313的漏极且输出差分输出信号Von ；NM0S管M312的栅极接入偏置电压Vbn2，源极连接于NMOS管M33的漏极，漏极连接于PMOS管M310的漏极；NM0S管M313的栅极接入偏置电压Vbn2，源极连接于NMOS管M34的漏极，漏极连接于PMOS管M311的漏极；NM0S管M33的栅极接收差分输入信号Vin，源极连接于NMOS管M36的漏极，漏极连接于NMOS管M312的源极；NM0S管M34的栅极接收差分输入信号Vip，源极连接于NMOS管M37的漏极，漏极连接于NMOS管M313的源极；NM0S管M36的源极接地，漏极接NMOS管M33的源极和NMOS管M37的漏极，栅极接入偏置电压Vbnl ；NMOS管M37的源极接地，漏极接NMOS管M34的源极和NMOS管M36的漏极，栅极接入偏置电压 Vcmfb0较佳地，所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop,输出为所述偏置电压Vcmfb。较佳地，所述NMOS管M312的漏极连接至第一电容CL的一端，第一电容CL的另一端接地。所述NMOS管M313的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。本专利技术提供的另外一种全差分运算跨导放大器，其特征在于，该全差分运算跨导放大器具有第一支路和第二支路。所述第一支路，接收差分输入信号Vin和Vip，包括P沟道金属氧化物半导体PMOS管M41、PMOS管M42、PMOS管M45、PMOS管M414和PMOS管M415。所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop ;包括N沟道金属氧化物半导体NMOS管M48和NMOS管M49 ；NM0S管M48和NMOS管M49的源极均接地，栅极均接入偏置电压Vbnl，NMOS管M48的漏极连接于PMOS管M414的漏极，NMOS管M49的漏极连接于PMOS管M415的漏极。PMOS管M41的栅极接收差分输入信号Vin，源极连接于PMOS管M45的漏极，漏极连接于PMOS管M414的源极。PMOS管M42的栅极接收差分输入信号Vip，源极连接于PMOS管M45的漏极，漏极连接于PMOS管M415的源极。PMOS管M45的源极接电源VDD，漏极连接于PMOS管M41的源极和P本文档来自技高网...

【技术保护点】
一种全差分运算跨导放大器，其特征在于，该全差分运算跨导放大器具有第一支路和第二支路；所述第一支路，接收差分输入信号Vin和Vip，包括N沟道金属氧化物半导体NMOS管（M31）、NMOS管（M32）、NMOS管（M35）、NMOS管（M314）和NMOS管（M315）；所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括P沟道金属氧化物半导体PMOS管（M38）和PMOS管（M39）；PMOS管（M38）和PMOS管（M39）的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，PMOS管（M38）的漏极连接于NMOS管（M314）的漏极，PMOS管（M39）的漏极连接于NMOS管（M315）的漏极；NMOS管（M31）的栅极接收差分输入信号Vin，源极连接于NMOS管（M35）的漏极，漏极连接于NMOS管（M314）的源极；NMOS管（M32）的栅极接收差分输入信号Vip，源极连接于NMOS管（M35）的漏极，漏极连接于NMOS管（M315）的源极；NMOS管（M35）的源极接地，漏极连接于NMOS管（M31）的源极和NMOS管（M32）的源极，栅极接入偏置电压Vbn1；NMOS管（M314）的栅极接入偏置电压Vbn2，源极连接于NMOS管（M31）的漏极，漏极连接于PMOS管（M38）的漏极；NMOS管（M315）的栅极接入偏置电压Vbn2，源极连接于NMOS管（M32）的漏极，漏极连接于PMOS管（M39）的漏极。...

【技术特征摘要】
1.种全差分运算跨导放大器，其特征在于，该全差分运算跨导放大器具有第一支路和第二支路； 所述第一支路，接收差分输入信号Vin和Vip，包括N沟道金属氧化物半导体NMOS管(M31)、NM0S 管(M32)、NM0S 管(M35)、NM0S 管(M314)和 NMOS 管(M315)； 所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop ;包括P沟道金属氧化物半导体PMOS管(M38)和PMOS管(M39) ；PM0S管(M38)和PMOS管(M39)的源极均连接至电源VDD，栅极均接入偏置电压Vbpl，PM0S管(M38)的漏极连接于NMOS管(M314)的漏极，PMOS管(M39)的漏极连接于NMOS管(M315)的漏极；NMOS管(M31)的栅极接收差分输入信号Vin，源极连接于NMOS管(M35)的漏极，漏极连接于NMOS管(M314)的源极； NMOS管(M32)的栅极接收差分输入信号Vip，源极连接于NMOS管(M35)的漏极，漏极连接于NMOS管(M315)的源极； NMOS管(M35)的源极接地，漏极连接于NMOS管(M31)的源极和NMOS管(M32)的源极，栅极接入偏置电压Vbnl ； NMOS管(M314)的栅极接入偏置电压Vbn2，源极连接于NMOS管(M31)的漏极，漏极连接于PMOS管(M38)的漏极； NMOS管(M315)的栅极接入偏置电压Vbn2，源极连接于NMOS管(M32)的漏极，漏极连接于PMOS管(M39)的漏极。2.据权利要求1所述的全差分运算跨导放大器，其特征在于， 所述第二支路，进一步包括 NMOS 管(M36)、NM0S 管(M37)、NM0S 管(M33)、NM0S 管(M34)、NMOS 管(M312)、NM0S 管(M313)、PM0S 管(M310)和 PMOS 管(M311)； PMOS管(M310)的栅极接入偏置电压Vbp2，源极连接于PMOS管(M38)的漏极，漏极连接于NMOS管(M312)的漏极且输出差分输出信号Vop ； PMOS管(M311)的栅极接入偏置电压Vbp2，源极连接于PMOS管(M39)的漏极，漏极连接于NMOS管(M313)的漏极且输出差分输出信号Von ； NMOS管(M312)的栅极接入偏置电压Vbn2，源极连接于NMOS管(M33)的漏极，漏极连接于PMOS管(M310)的漏极； NMOS管(M313)的栅极接入偏置电压Vbn2，源极连接于NMOS管(M34)的漏极，漏极连接于PMOS管(M311)的漏极； NMOS管(M33)的栅极接收差分输入信号Vin，源极连接于NMOS管(M36)的漏极，漏极连接于NMOS管(M312)的源极； NMOS管(M34)的栅极接收差分输入信号Vip，源极连接于NMOS管(M37)的漏极，漏极连接于NMOS管(M313)的源极； NMOS管(M36)的源极接地，漏极接NMOS管(M33)的源极和NMOS管(M37)的漏极，栅极接入偏置电压Vbnl ； NMOS管(M37)的源极接地，漏极接NMOS管(M34)的源极和NMOS管(M36)的漏极，栅极接入偏置电压Vcmfb。3.据权利要求2所述的全差分运算跨导放大器，其特征在于， 所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop,输出为所述偏置电压Vcmfb。4.据权利要求2或3所述的全差分运算跨导放大器，其特征在于， 所述NMOS管(M312)的漏极连接至第一电容CL的一端，第一电容CL的另一端接地； 所述NMOS管(M313)的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。5.种全差分运...

【专利技术属性】
技术研发人员：李福乐，李玮韬，杨昌宜，王志华，
申请(专利权)人：清华大学，
类型：发明
国别省市：