并联均流晶体管输出级，包括信号输入端、至少一个基极连接在一起的输出晶体管对，所述输出晶体管对包括两个NPN管作为输出晶体管，其特征在于，每一输出晶体管对由第一输出晶体管和第二输出晶体管组成，第一输出晶体管和第二输出晶体管的发射极分别连接第一耗尽型NMOS管和第二耗尽型NMOS管漏级；还包括全差分运算放大器。本实用新型专利技术使得输出晶体管之间的均流状况得到极大改善，同时结构简单、电路元件数量少，连线方便，在PCB板上易于实现。
【技术实现步骤摘要】
本技术属于半导体制造领域，涉及功率电路均流设计，特别是涉及一种并联均流晶体管输出级。
技术介绍
半导体功率器件是利用半导体材料和半导体制造工艺制造的具备输出较大功率能力的单一器件，广泛应用于放大器、开关电源或驱动电路中，现有的应用电路解决方案中，通常都需要多个功率器件，可以分别作为放大信号、功率开关和输出级等使用。随着半导体功率器件的功率密度不断提高，单一的半导体芯片已经能够提供安培级甚至更高的输出电流，芯片的工作电流和发热量不断增大，同时对于半导体器件的输出功率进一步提出更高要求，在单一功率管芯片不能提供足够输出功率时，常常采用多个功率管芯片并联的方式，在LED阵列等多路相同负载的应用情况下，也需要多个功率管芯片分别驱动单路负载，但由于功率管芯片制造和封装过程中的固有误差，造成多个功率管芯片之间电流不能均匀分布，造成驱动的负载功率不均。
技术实现思路
为克服多个功率管同时驱动时电流和功率分布不均的技术缺陷，本技术公开了一种并联均流晶体管输出级。本技术所述并联均流晶体管输出级，包括信号输入端、至少一个基极连接在一起的输出晶体管对，所述输出晶体管对包括两个NPN管作为输出晶体管；每一输出晶体管对由第一输出晶体管和第二输出晶体管组成，第一输出晶体管和第二输出晶体管的发射极分别连接第一耗尽型NMOS管和第二耗尽型NMOS管漏级；还包括全差分运算放大器，第一输出晶体管发射极和第一耗尽型NMOS管的栅极分别连接全差分运算放大器的正相输入端和正相输出端；第二输出晶体管发射极和第二耗尽型NMOS管的栅极分别连接全差分运算放大器的反相输入端和反相输出端；两个输出晶体管和两个耗尽型NMOS管的宽长比分别相等。 优选的，两个耗尽型NMOS管的版图布局为对称设置。优选的，两个耗尽型NMOS管到输出晶体管的走线长度和宽度相同。进一步的，所述全差分运算放大器两个输入端到耗尽型NMOS管的走线长度和宽度相同。优选的，每一耗尽型NMOS管由两个源、栅、漏对应连接的MOS单元组成，四个MOS单元成单列间隔排布；或排布成田字型中心对称结构，同一耗尽型NMOS管的两个MOS单元位于田字形结构的同一对角线上。优选的，所述耗尽型NMOS管的栅极和漏级之间连接有补偿电容。优选的，输出晶体管的集电极连接在一起。优选的，所述耗尽型NMOS管的衬底和源级连接在一起。本技术所述的并联均流晶体管输出级，通过检测输出晶体管导通后的发射极电压，调节耗尽型管的导通状态使得输出晶体管发射极电压相等，同时使耗尽型管的VDS强制相等，使得两个输出晶体管的均流状况得到极大改善，本技术结构简单、电路元件数量少，连线方便，在PCB板上易于实现。附图说明图1为本技术所述一种并联均流晶体管输出级的一种具体实施方式结构示意图；图中附图标记名称为：AMP-全差分运算放大器IN-信号输入端 OUT1-第一输出端 OUT2-第二输出端 C-补偿电容 MH1-第一耗尽型NMOS管 MH2-第二耗尽型NMOS管，T1-第一输出晶体管，T2-第二输出晶体管。具体实施方式下面结合附图，对本技术的具体实施方式作进一步的详细说明。本技术所述并联均流晶体管输出级，包括信号输入端、至少一个基极连接在一起的输出晶体管对，每一输出晶体管对由第一输出晶体管T1和第二输出晶体管T2组成，第一输出晶体管和第二输出晶体管的发射极分别连接第一耗尽型NMOS管MH1和第二耗尽型NMOS管MH2漏级；还包括全差分运算放大器AMP，第一输出晶体管发射极和第一耗尽型NMOS管的栅极分别连接全差分运算放大器的正相输入端和正相输出端；第二输出晶体管发射极和第二耗尽型NMOS管的栅极分别连接全差分运算放大器的反相输入端和反相输出端；两个输出晶体管和两个耗尽型NMOS管的宽长比分别相等。 如图1所示，输出晶体管为NPN型，基极连接在一起与信号输入端IN连接，两个NPN管的发射极分别与耗尽管连接，连接点分别连接全差分运算放大器的输入端，工作时，信号输入端的输入信号使的NPN管开启，三极管导通，产生集电极电流，集电极电流在耗尽型NMOS管的漏端产生压降，理想状态下，电流相等时，输出晶体管的基极到发射极电压降应该相等，全差分运算放大器的两个输入端电压相等。当电流不相等时，全差分运算放大器的输入端电压有差别，例如当第一输出晶体管的基极电流不足，使得第一输出晶体管的VBE压降较小，全差分运算放大器正相输入端电压较高，则正相输出端电压增大，使第一耗尽型NMOS管MH1栅极电压增大，MH1导通压降降低，电流增大，从而补偿第一输出晶体管的输出电流，MH1导通压降，即MH1的VDS下降，拉低全差分运算放大器正相输入端电压，直到全差分运算放大器的两个输入端电压相等，使得稳定状态下，不仅两个三极管的VBE相等，同时两个耗尽型NMOS管的VDS也相等，都促使流过每一输出晶体管的电流相等。本技术中采用耗尽管是因为其在栅极电压为零时仍然可以导通，避免了采用增强型MOS在开机时可能出现的全差分运算放大器某一输出端电压很低或为零导致不能开启的状态。上述电路设计选择N管还有优点在于：由于全差分运算放大器输出端和输入端分别是NMOS管的栅极和漏极，在全差分运算放大器的反馈环路中，根据密勒效应，栅漏之间的电容在小信号分析中被等效放大，从而产生一个主极点，反馈环路的稳定性增加，当在栅漏之间增加额外的补偿电容C时，密勒效应同样使得该电容被放大，更容易获得优良的频率稳定性。为尽量提高全差分运算放大器检测电流的准确性，因尽量做到两个耗尽型NMOS管的版图布局为对称设置，使耗尽型MOS管的性能趋于一致；两个耗尽型NMOS管到输出晶体管的走线长度和宽度相同；全差分运算放大器两个输入端到耗尽型NMOS管的走线长度和宽度相同；使走线电阻的差别降低到最低。耗尽型NMOS管可以由两个源、栅、漏对应连接的MOS单元组成，四个MOS单元成单列间隔排布；或排布成田字型中心对称结构，同一耗尽型NMOS管的两个MOS单元位于田字形结构的同一对角线上；进一步提高耗尽型NMOS管器件的匹配程度。还可以把耗尽型NMOS管的衬底和源级连接在一起，消除衬偏电压对耗尽管阈值电压VTH的影响，使阈值电压VTH趋于一致。对于不同的应用情况，输出晶体管的集电极可以连接在一起，驱动同一负载，也可以分开，驱动多串LED灯等并行负载。本技术所述的并联均流晶体管输出级，通过检测输出晶体管导通后的发射极电压，调节耗尽型管的导通状态使得输出晶体管发射极电压相等，同时使耗尽型管的VDS强制相等，使得两个输出晶体管的均流状况得到极大改善，本技术结构简单、电路元件数量少，连线方便，在PCB板上易于实现。前文所述的为本技术的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述技术人的技术验证本文档来自技高网...
【技术保护点】
并联均流晶体管输出级，包括信号输入端、至少一个基极连接在一起的输出晶体管对，所述输出晶体管对包括两个NPN管作为输出晶体管，其特征在于，每一输出晶体管对由第一输出晶体管和第二输出晶体管组成，第一输出晶体管和第二输出晶体管的发射极分别连接第一耗尽型NMOS管和第二耗尽型NMOS管漏级；还包括全差分运算放大器，第一输出晶体管发射极和第一耗尽型NMOS管的栅极分别连接全差分运算放大器的正相输入端和正相输出端；第二输出晶体管发射极和第二耗尽型NMOS管的栅极分别连接全差分运算放大器的反相输入端和反相输出端；两个输出晶体管和两个耗尽型NMOS管的宽长比分别相等。
【技术特征摘要】
1.并联均流晶体管输出级，包括信号输入端、至少一个基极连接在一起的输出晶体管对，所述输出晶体管对包括两个NPN管作为输出晶体管，其特征在于，每一输出晶体管对由第一输出晶体管和第二输出晶体管组成，第一输出晶体管和第二输出晶体管的发射极分别连接第一耗尽型NMOS管和第二耗尽型NMOS管漏级；
还包括全差分运算放大器，第一输出晶体管发射极和第一耗尽型NMOS管的栅极分别连接全差分运算放大器的正相输入端和正相输出端；第二输出晶体管发射极和第二耗尽型NMOS管的栅极分别连接全差分运算放大器的反相输入端和反相输出端；两个输出晶体管和两个耗尽型NMOS管的宽长比分别相等。
2.如权利要求1所述的并联均流晶体管输出级，其特征在于，两个耗尽型NMOS管的版图布局为对称设置。
3.如权利要求1所述的并联均流晶体管输出级，其特征在于，两个耗尽型...
【专利技术属性】
技术研发人员：王建全，张干，李保霞，彭彪，王作义，崔永明，
申请(专利权)人：四川广义微电子股份有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。