【技术实现步骤摘要】
本专利技术涉及雷达器件设计领域，尤其涉及雷达信号的数字下变频器的设计方法，具体是一种基于快行FIR滤波器的微型SAR数字下变频器设计方法，用于对采样频率极高的雷达信号进行数字下变频。
技术介绍
现代战争需要对战场态势的即时掌握，合成孔径雷达(SAR)能得到地面的高分辨图像，并且受各种恶劣天气如大雾、大雨、沙尘暴和云层的影响，也不受白天和黑夜的影响，具有很大的作用距离，可以大大提高雷达的信息获取能力，因此已成为战场侦察的主要手段。微型系统将有助于减少对载体的空间和负荷的需求，有利于增加载体的机动性、灵活性和续航能力。同时微型系统也将扩展SAR的使用范围，使得具有该功能的传感器可以装在更小、更灵活和更为廉价的无人飞行器，小型卫星上，或者装在全天候精确制导武器上以便对目标进行精确打击，军事和民用前景广阔。目前，微型SAR要求的分辨率较高，发射信号带宽也达到900MHz，传统的模拟处理方法是直接对模拟信号进行正交解调后得到基带信号，然后再使用双路IGsps采样速率的Α/D采样得到数字信号，但是由于模拟器件的限制，两路信号在幅度和相位上很难完全取得一致，无法满足对系统性能...
【技术保护点】
一种基于快行FIR滤波器的微型SAR数字下变频器设计方法，采用并行处理方法，提高数字下变频器的吞吐率，完成2Gsps高频采样的SAR信号数字下变频处理，同时设计微型SAR数字处理硬件模块，用于数字下变频器的数据处理，所述微型SAR数字下变频器的设计方法包括如下步骤：(1)为达到2Gsps高采样频率，在AD接口处的数据接收部分对微型SAR信号直接中频采样，使用LVDS接口模块自动将接收数据分成8路并行数据，其中4路属于偶数序列，输入到I路，4路属于奇数序列，送给Q路，每路数据的输入速度为250MHz，设置FPGA内部时钟为250MHz，在一个时钟周期内处理8个输入数据，完成数...
【技术特征摘要】
1.种基于快行FIR滤波器的微型SAR数字下变频器设计方法，采用并行处理方法，提高数字下变频器的吞吐率，完成2Gsps高频采样的SAR信号数字下变频处理，同时设计微型SAR数字处理硬件模块，用于数字下变频器的数据处理，所述微型SAR数字下变频器的设计方法包括如下步骤: (1)为达到2Gsps高采样频率，在AD接口处的数据接收部分对微型SAR信号直接中频采样，使用LVDS接口模块自动将接收数据分成8路并行数据，其中4路属于偶数序列，输入到I路，4路属于奇数序列，送给Q路，每路数据的输入速度为250MHz，设置FPGA内部时钟为250MHz，在一个时钟周期内处理8个输入数据，完成数字下变频器的采样处理； (2)用微型SAR的设计参数对数字下变频器进行优化设计: 选取中频频率H)为1.5GHz，采样频率Fs为2GHz，则有H) = 3/4Fs，将其代入混频信号可得cos (2π F0.n/Fs) = cos(3π/2.η) = 1,0, -1,0,1,0, -1,0,...[I]-sin (2 π F0.n/Fs) = -sin (3 π /2.n) = 0，1，0，-1，0，1，0，-1，...[2] 使用[I]式中数据1，0，-1，0，…与I路输入数据相乘混频，混频后，I路的奇数位都为零，只余下偶数位，将输入数据的偶数位送给I路的低通滤波器，所设计的低通滤波器是一个半波带滤波器，除中心抽头外的偶系数为零，故I路的低通滤波器只剩下中心抽头处的一个系数，直接对4路数据分别进行延时实现I路的滤波； 使用[2]式中数据0，1，0，-1，…与Q路输入数据相乘混频，混频后，Q路的偶数位都为零，只余下奇数位，将输入数据的奇数位送给Q路的低通滤波器，在Q路设计一个能够同时接收4个数据输入和4个数据输出的并行滤波器； (3)对步骤(2)中设计的Q路并行滤波器，按照工作频率为250MHz，系数取原低通滤波器奇数位，设计出两种并行度均为4的快行FIR滤波器和并行FIR滤波器； (4)对步骤(3)设计的快行FIR滤波器和并行FIR滤波器所占用的资源，最高工作时钟参数进行比较，选择快行FIR滤波器实现SAR信号数字下变频器结构。2.据...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。