低电源电压下高转换增益无源混频器制造技术

本发明专利技术公开了一种低电源电压下高转换增益无源混频器，该混频器包含输入跨导放大级、开关混频级和输出跨阻放大级。输入跨导级采用推挽跨导结构，为了满足0.6V电源电压的要求，提出了一种基于两级共源放大器的共模负反馈电路，使得跨导级共模偏置电压等于一个固定的栅源电压。开关混频级对跨导放大级输出的射频电流进行调制，经过低通滤波输出中频电流信号；输出跨阻放大级吸收开关混频级输出的中频电流并进行镜像输出，最终在负载电阻上得到中频输出电压。同时提出了低电源电压下的跨阻放大器，该跨阻放大器基于负反馈结构，实现输出中频频段内的低输入阻抗，提高了电流利用效率和端口隔离度。该混频器结构功耗低、转换增益高、端口隔离度好。

【技术实现步骤摘要】

本专利技术涉及一种混频器，具体涉及一种低电源电压下高转换增益无源混频器。
技术介绍
在射频信号接收链路中，混频器的作用是将输入射频信号下变频至中频或者基带以便于后续模块进行处理。从整个接收链路考虑，混频器应具有较高的转换增益以抑制后级中频放大电路以及滤波电路的噪声对整个接收链路噪声系数的影响。此外，混频器本身应具有较好的端口隔离度以减小在中频端的本振泄漏。随着CMOS工艺的不断进步，电源电压不断减小，为混频器的设计不断提出复杂的课题。近年来，硅太阳能电池越来越多的应用到电路系统中，而硅太阳能电池仅提供0. 6伏电源电压，所以设计低电源电压高增益的混频器具有重要意义，将拓展硅太阳能电池供电电路系统的应用。混频器可以分为有源混频器与无源混频器，有源混频器在提供混频功能的同时一并具有对信号的放大功能，可以有效地抑制了较为严重的中频电路噪声，但是有源混频器本身具有较大的噪声，尤其是在零中频接收机结构中，其闪烁噪声会带来一定影响，而无源混频器则没有静态电流，其闪烁噪声也大大减小了，且无源混频器的线性度通常会高于有源混频器。经典混频结构中，对于跨导级中将射频电压转换为射频电流时，由于接收机接受本文档来自技高网...

【技术保护点】
一种低电源电压下高转换增益无源混频器，其特征在于：包括输入跨导放大级、无源混频开关对和输出跨阻放大级；其中，输入跨导放大级包括用作射频跨导管的第一NMOS管(NM1)、第二NMOS管(NM2)、第一PMOS管(PM1)、第二PMOS管(PM2)，第一、第二、第五、第六电阻(R1、R2、R5、R6)，第一至第四电容(C1、C2、C3、C4)，用于读取输出共模电平的第三电阻(R3)和第四电阻(R4)，组成共模反馈电路第一级恒流源负载共源放大电路的第三NMOS管(NM3)和第三PMOS管(PM3)，组成共模反馈电路第二级电阻负载共源放大电路的第四PMOS管(PM4)和第八电阻(R8)，以及组成RC补...

【技术特征摘要】
1.一种低电源电压下高转换增益无源混频器，其特征在于:包括输入跨导放大级、无源混频开关对和输出跨阻放大级； 其中，输入跨导放大级包括用作射频跨导管的第一 NMOS管(Wl)、第二 NMOS管(匪2)、第一 PMOS管(PMl)、第二 PMOS管(PM2)，第一、第二、第五、第六电阻(R1、R2、R5、R6)，第一至第四电容(C1、C2、C3、C4)，用于读取输出共模电平的第三电阻(R3)和第四电阻(R4)，组成共模反馈电路第一级恒流源负载共源放大电路的第三NMOS管(匪3)和第三PMOS管(PM3)，组成共模反馈电路第二级电阻负载共源放大电路的第四PMOS管(PM4)和第八电阻(R8)，以及组成RC补偿网络的第七电阻(R7)和第五电容(C5)； 无源混频开关对包括第四至第七NMOS管(NM4、NM5、NM6、NM7)，第六至第八电容(C6、C7、C8)； 输出跨阻放大级包括第八、第九、第十三、第十四NMOS管(NM8、NM9、NM13、NM14)，用作电流源的第五、第七PMOS管(PM5、PM7)，以共栅方式工作的第十二、第十七NMOS管(匪12、匪17)，第十一、第十四电阻(R11、R14)，组成反馈结构的第一级恒流源负载共源放大电路的第六、第八PMOS管(PM6、PM8)和用作电流源的第十、第十五NMOS管(NM10、NM15)，组成反馈结构的第二级电阻负载共源放大电路的第i^一、第十六NMOS管(匪11、匪16)和第十、第十三电阻(RIO、R13)，以及组成RC补偿网络的第九、第十二电阻(R9、R12)和第九、第十电容(C9、C10)； 其中: 第一电容(Cl)的上极板接输入射频信号正极，其下极板接第一 NMOS管(匪I)的栅极；第二电容(C2)的上极板接输入射频信号负极，其下极板接第二 NMOS管(匪2)的栅极；第一NMOS管(匪I)的栅极 接第一电阻(Rl)的负端，其漏极接第三电阻(R3)的正端，其源极接地；第二 NMOS管(匪2)的栅极接第二电阻(R2)的负端，其漏极接第四电阻(R4)的正端，其源极接地；第一电阻(Rl)和第二电阻(R2)的正端均接第一偏置电压(I);第三电容(C3)的上极板接第一 NMOS管(NMl)的栅极，其下极板接第一 PMOS管(PMl)的栅极；第四电容(C4)的上极板接第二匪OS管(匪2)的栅极，其下极板接第二 PMOS管(PM2)的栅极；第一 PMOS管(PMl)的栅极接第五电阻(R5)的负端，其漏极接第三电阻(R3)的正端，其源极接电源电压；第二 PMOS管(PM2)的栅极接第六电阻(R6)的负端，其漏极接第四电阻(R4)的正端，其源极接电源电压；第三NMOS管(NM3)的栅极接第三电阻(R3)和第四电阻(R4)的负端，其源极接地，其漏极接第三PMOS管(PM3)的漏极；第三PMOS管(PM3)的栅极接第二偏置电压(2)，其源极接地，其漏极接第四PMOS管(PM4)的栅极；第四PMOS管(PM4)的栅极接第七电阻(R7)的正端，其源极接电源电压，其漏极接第五电阻(R5)和第六电阻(R6)的正端；第八电阻(R8)的正端接第四PMOS管(PM4)的漏极，其负端接地；第五电容(C5)的上极板接第七电阻(R7)的负端，其下极板接地；第六电容(C6)的上极板接第一 NMOS管(匪I)的漏极，其下极板接第四、第五...

【专利技术属性】
技术研发人员：陈超，吴建辉，刘杰，黄成，李红，田茜，
申请(专利权)人：东南大学，
类型：发明
国别省市：