现场可编程门阵列的动态加载系统及其加载方法技术方案

本发明专利技术公开了一种现场可编程门阵列的动态加载系统及其加载方法，其包括上位机、PCI接口、CPLD、存储器，上位机通过与一个FPGA连接，FPGA与CPLD连接，CPLD与存储器连接。本发明专利技术可在不同的加载环境中对存储器内容进行更新，从而适应不同的系统要求。

【技术实现步骤摘要】

本专利技术涉及通讯领域，特别涉及一种现场可编程门阵列(FPGA)的动态加载系统及其加载方法。
技术介绍
现场可编程门阵列(Field Programmable Gate Array, FPGA)具有编程灵活性和硬件高速性，因此，在通讯领域得到广泛的应用。FPGA器件有很多加载模式，例如JTAG模式(Joint Test Action Group Mode,边界扫描技术)，PS模式(Passive Serial mode,被动串行模式)，AS模式(Active Serial mode，主动串行模式)，套接字内编程模式(In-SocketProgramming mode)等等。上述模式中，AS模式是采用外部FLASH对FPGA进行串行加载。PS模式是采用外部器件进行对FPGA的串行加载。JTAG、AS、PS是目前采用的比较多的加载模式。通过比较、分析，筛选出如下与本专利技术相关度较高的专利信息，信息如下列出中国申请的专利《一种在线升级FPGA逻辑的方法》，其申请号是201010598499. 2，公开号是102053850A。该技术方案的加载过程如下A、将FPGA的下载总线接口与CPU通过PCIE总线接口连接；B、通过windows远程桌面登陆远程机器，控制远程终端通过PCIE总线向非易失性存储器件写入要升级的逻辑文件和逻辑信息；C、写入完毕FPGA中升级逻辑对写入存储器内容进行校验；D、写入结束后，执行自动加载指令，完成加载过程。现有技术方案的缺点如下一、现有方案中，整个系统在线加载过程中，CPU始终对整个加载过程进行干预，这样在一些无CPU的场合下，该方案将无法加载FPGA。而申请提案中，加载文件的更新升级是在FPGA中的Firmware控制下完成的。加载文件更新后，可在无CPU的情况下，由CPLD中的控制逻辑进行FPGA的动态加载过程。二、现有方案中，写入完毕后，由FPGA中的升级逻辑对PROM中内容进行校验，再对校验结果进行后续操作。而本申请提案中，FPGA逻辑不负责校验内容，逻辑的开销更小。三、现有方案中，如遇到PROM操作不当损坏，无法加载FPGA时，无应急方案，这在一些场合中会造成重大损失。而本提案加入了双配置方案，当FLASH无法加载时，系统可以自动切换到备用方案进行FPGA的配置。
技术实现思路
本专利技术要解决的技术问题是提供一种，其可在不同的加载环境中对存储器内容进行更新，从而适应不同的系统要求。为解决所述技术问题，本专利技术提供了一种现场可编程门阵列的动态加载系统，其特征在于，其包括上位机、PCI接口、CPLD、存储器，上位机通过与一个FPGA连接，FPGA与CPLD连接，CPLD与存储器连接。本专利技术还提供一种现场可编程门阵列的动态加载系统的加载方法，其特征在于，其包括以下步骤A、上位机读取加载文件，然后通过PCI接口传输到FPGA中；B、随后，FPGA里的写存储器逻辑控制CPLD，将收到的加载文件写入存储器中；C、写入完毕后，FPGA中的读存储器逻辑将控制CPLD将存储器里的内容读取出来，并通过PCI接口传输到上位机中；D、上位机从存储器中读取的数据与加载文件数据进行校验；E、校验成功，则表明加载文件成功写入存储器里；如校验不成功，则再次进行上述过程；如果多次校验不成功，将产生报警信号，提醒用户进行后续操作；F、校验成功后，进行热启动复位；此时，CPLD里的加载逻辑将读取存储器中的加载文件，并通过CPLD中的加载逻辑，对FPGA进行动态加载；G、意外情况导致FPGA无法动态加载后，可通过系统自动切换到备用配置方案进行FPGA的再加载；其中，意外情况包括在更新升级加载文件时掉电、加载多次失败等情况，导致存储器内容损坏，无法自动加载；此时，多次加载不成功后，CPLD中逻辑将主动切换到备用配置，通过控制开关状态，调整FPGA的加载模式，启用备用芯片进行FPGA的启动加载，加载成功后，CPLD将切换回动态加载模式。 本专利技术的积极进步效果在于一、在一些无CPU干预的环境下，可以进行FPGA的动态加载。同时，本专利技术可做成模块，加入到已有的系统中，可移植性高。在对FPGA内部逻辑修改后，如FPGA中逻辑可加入多种接口逻辑，可以从不同设备中获取FPGA加载文件的更新升级版本，即可在不同的加载环境中对FLASH内容进行更新，从而适应不同的系统要求。二、本专利技术的成本低、灵活度高。如CPLD价格比扩容FPGA更便宜，FLASH ROM等存储器可根据加载文件大小选择合适的容量。FPGA加载只需CPLD逻辑控制无需CPU干预，加载灵活且成本低。各部分关联度不强，各部件升级时可单独升级，灵活度高。三、本专利技术加入备用配置方案，电路上加入了可控开关可调节FPGA的加载方式，意外情况无法进行动态加载时，调节开关调整FPGA加载方式，FPGA即可通过备用配置方案再次启动。附图说明图1为本专利技术一实施例的结构示意图。具体实施例方式下面举个较佳实施例，并结合附图来更清楚完整地说明本专利技术。如图1所示，本专利技术现场可编程门阵列的动态加载系统包括上位机、PCI接口、CPLD (Complex Programmable Logic Device,复杂可编程器件)、存储器,上位机通过与一个FPGA连接，FPGA与CPLD连接，CPLD与存储器连接。上位机是可以运行软件的处理器DSP或ARM或PowerPC或单片机或通用PC处理器或可编程逻辑器件的处理器。PCI接口包括PC1、PCIE，但不限于以上二种，可以是其他上位机与FPGA之间的通讯接口。存储器可以是Nand FLASH或Nor FLASH或EEPROM或其它非易失性存储器件。上位机软件的功能如下一、接受FPGA的控制信号，通过PCI将正确的加载文件传输到FPGA中。二、根据接受到的FPGA控制信号，将FPGA中传输过来的FLASH中的文件进行校验。三、校验成功则加载文件传输完成。如果校验不成功，则再次重复上述过程。如多次写入未成功，则报警提醒用户进行操作。FPGA里的逻辑功能包括一、PCI逻辑(或PCIE逻辑或其它通讯接口逻辑)，负责与上位机进行PCI的数据传输等协议。二、对上位机软件进行控制的逻辑，负责接受软件发送过来的数据与发送FLASH里的数据到上位机软件中。三、控制CPLD的逻辑。负责控制CPLD对FLASH进行读写操作。CPLD里的逻辑功能包括一、读写FLASH逻辑。根据控制信号将数据写入FLASH中或者从FLASH中读取数据传输到FPGA中。二、FPGA加载逻辑，负责启动时，从FLASH中读取数据对FPGA进行加载操作。FLASH负责存储数据，根据加载文件的大小挑选合适的容量。现场可编程门阵列的动态加载系统的加载包括以下步骤:A、上位机读取加载文件，然后通过PCI接口传输到FPGA中；B、随后，FPGA里的写存储器逻辑控制CPLD，将收到的加载文件写入存储器中；C、写入完毕后，FPGA中的读存储器逻辑将控制CPLD将存储器里的内容读取出来，并通过PCI接口传输到上位机中；D、上位机从存储器中读取的数据与加载文件数据进行校验；E、校验成功，则表明加载文件成功写入存储器里；如校验不成功，则再次进行上述过程；如果多次校验不成功，将产生报警信号，提醒用户进行后续操作；F、校验本文档来自技高网...

【技术保护点】
一种现场可编程门阵列的动态加载系统，其特征在于，其包括上位机、PCI接口、CPLD、存储器，上位机通过与一个FPGA连接，FPGA与CPLD连接，CPLD与存储器连接。

【技术特征摘要】
1.一种现场可编程门阵列的动态加载系统，其特征在于，其包括上位机、PCI接口、CPLD、存储器，上位机通过与一个FPGA连接，FPGA与CPLD连接，CPLD与存储器连接。2.一种现场可编程门阵列的动态加载系统的加载方法，其特征在于，其包括以下步骤A、上位机读取加载文件，然后通过PCI接口传输到FPGA中；B、随后，FPGA里的写存储器逻辑控制CPLD，将收到的加载文件写入存储器中；C、写入完毕后，FPGA中的读存储器逻辑将控制CPLD将存储器里的内容读取出来，并通过PCI接口传输到上位机中；D、上位机从存储器中读取的数据与加载文件数据进行校验；E、校验成功，则表明加载文件成功写入存储器里；...

【专利技术属性】
技术研发人员：尹龙，
申请(专利权)人：上海湾流仪器技术有限公司，
类型：发明
国别省市：