锁相环、其闭环频率自动校准电路及方法技术

一种锁相环，其包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、sigma-delta调制器以及闭环频率自动校准电路；该压控振荡器至少包括电容阵列和振荡器；一来自晶振的参考时钟信号输入至鉴频鉴相器和处理器，鉴频鉴相器依次通过电荷泵和环路滤波器连接振荡器，振荡器通过分频器连接鉴频鉴相器和sigma-delta调制器。上述发明专利技术可大大缩短校准时间，提高校准效率。本发明专利技术还涉及一种闭环频率自动校准电路及方法。

【技术实现步骤摘要】

本专利技术涉及ー种。
技术介绍
锁相环电路是ー种反馈控制电路，其特点是利用来自外部晶振提供的输入參考时钟，来控制环路内部振荡信号的频率以及相位，从而得到需要的频率信号。锁相环被广泛的应用于无线通信、导航、控制、仪器仪表等领域中。典型的锁相环电路，如图1所示，由鉴频鉴相器11、电荷泵12、环路滤波器13、压控振荡器14和分频器15构成，若要实现小数分频的锁相环电路时，还需要加入sigma-delta调制器16来实现小数分频比。此外，在现代无线通信系统中，往往需要高的振荡频率以及宽的调谐范围，而针对这种高指标的压控振荡器，设计者一般采用电感电容压控振荡器，并且为了达到低的相位噪声性能，必须压低压控振荡器的压控增益，所以一般还需要采用开关电容阵列19来实现分段式的调谐曲线(如图2所示)，这种结构的压控振荡器同时也为锁相环引入了另外ー个功能模块——用于控制电容开关阵列的自动频率控制电路18。传统的自动频率控制电路采用纯数字的方法，需要断开环路，箝位压控振荡器控制电压值，然后比较固定周 期数内參考信号以及分频器输出信号的周期个数，根据比较值进行调整开关电容阵列的控制字，如此往复，最終得到需要的频率段。尽管这种方法被广泛的采用，但是其有着明显的缺点，每次调整频率时，都需要断开环路，増加了捕捉时间；比较两个信号时，需要两个计数器，而且由于压控振荡器的相邻调谐曲线间的频差小，所以需要很长的计数周期，才能够分辨出要求的频差，这意味着两个计数器的位数要足够多，増加了额外的功耗以及面积。
技术实现思路
针对现有技术的不足，本专利技术的目的g在于提供一种频率校准效率高的。为实现上述目的，本专利技术采用如下技术方案 ー种闭环频率自动校准电路，用于校准锁相环的压控振荡器的频率，其包括钳位电路、电压偏置电路、细调比较器、处理器、第一计数器和第二计数器； 电压偏置电路用于产生细调上限电压和细调下限电压，其中，细调上限电压大于细调下限电压； 该细调比较器包括用于接收细调上限电压的第一输入端、用于接收细调下限电压的第ニ输入端、用于接收压控振荡器的控制电压的第三输入端、用于输出细调上限比较信号的第一输出端以及用于输出细调下限比较信号的第二输出端； 该细调比较器用于将细调上限电压和细调下限电压分别与来自压控振荡器的控制电压进行比对，若控制电压大于细调上限电压，则该细调上限比较信号为第五电平信号，若控制电压小于细调上限电压，则该细调上限比较信号为第六电平信号；若控制电压大于细调下限电压，则该细调下限比较信号为第七电平信号，若控制电压小于细调下限电压，则该细调下限比较信号为第八电平信号，其中，该细调上限电压大于细调下限电压，该第五电平信号和第六电平信号不相同，该第七电平信号和第八电平信号不相同； 当该细调上限比较信号出现为第五电平信号时，处理器控制第一计数器开始对第五电平信号持续的时钟周期个数进行计数，若在预设的N个时钟周期内，该细调上限比较信号保持为第五电平信号，处理器减小压控振荡器的电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于闻阻态； 当该细调下限电压为第八电平信号，处理器控制第二计算器开始对第八电平信号持续的时钟周期个数进行计数，若在N个时钟周期内，细调下限电压始終保持为第八电平信号，处理器增大压控振荡器的电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态； 当细调上限比较信号为第六电平信号或该细调下限比较信号为第七电平信号时，处理器不调整压控振荡器的电容阵列的电容阵列控制字； 其中，N和M均为正整数。闭环频率自动校准电路还包括粗调比较器，该电压偏置电路还用于产生粗调上限电压和粗调下限电压，其中，该粗调上限电压大于粗调下限电压，该粗调上限电压大于细调上限电压，粗调下限电压小于细调下限电压； 该粗调比较器包括用于接收粗调上限电压的第一输入端、用于接收粗调下限电压的第ニ输入端、用于接收压控振荡器14的控制电压的第三输入端、用于输出粗调上限比较信号的第一输出端以及用于输出粗调下限比较信号的第二输出端； 该粗调比较器用于将粗调上限电压和粗调下限电压分别与控制电压进行比对，若控制电压大于粗调上限电压，则该粗调上限比较信号为第一电平信号，若控制电压小于粗调上限电压，则该粗调上限比较信号为第二电平信号；若控制电压大于粗调下限电压，则该粗调下限比较信号为第三电平信号，若控制电压小于粗调下限电压，则该粗调下限比较信号为第四电平信号，其中，该第一电平信号和第二电平信号不相同，该第三电平信号和第四电平信号不相同； 当该细调上限比较信号出现为第五电平信号时，处理器控制第一计数器开始对第五电平信号持续的时钟周期个数进行计数，若在预设的N个时钟周期内，该细调上限比较信号保持为第五电平信号，粗调比较器将粗调上限电压与控制电压进行比对，若控制电压大于粗调上限电压，处理器根据二分法进行减小电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；若控制电压小于粗调上限电压，处理器对电容阵列的电容阵列控制字进行减一，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态； 当该细调下限电压为第八电平信号，处理器控制第二计算器开始对第八电平信号持续的时钟周期个数进行计数，若在N个时钟周期内，细调下限电压始終保持为第八电平信号，粗调比较器将预设的粗调下限电压与控制电压进行对比，若控制电压小于粗调下限电压，处理器根据二分法进行增加电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；若控制电压大于粗调下限电压，处理器对电容阵列的电容阵列控制字进行加一，同时，处理器控制钳位电路将控制电压上拉为预设的电位，持续M个时钟周期后控制钳位电路处于高阻态。粗调比较器和细调比较器均为迟滞比较器。该第一计数器和第二计数器均为高位计数器。该第一电平信号为闻电平信号，该第二电平信号为低电平信号；该第二电平信号为低电平信号，该第四电平信号为高电平信号。该第五电平信号为高电平信号，该第六电平信号为低电平信号；该第七电平信号为低电平信号，该第八电平信号为高电平信号。本专利技术还采用如下技术方案 ー种锁相环，其包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、sigma-delta调制器以及上述的闭环频率自动校准电路；该压控振荡器至少包括电容阵列和振荡器；一来自晶振的參考时钟信号输入至鉴频鉴相器和处理器，鉴频鉴相器依次通过电荷泵和环路滤波器连接振荡器，振荡器通过分频器连接鉴频鉴相器和sigma-delta调制器。本专利技术还采用以下技术方案 一种锁相环的闭环频率自动校准方法，应用于一锁相环的闭环频率自动校准电路，该闭环频率自动校准电路包括钳位电路、用于产生细调上限电压和细调下限电压的电压偏置电路、细调比较器、处理器、第一和第二计数器，该方法包括以下步骤 步骤A :通过处理器将钳位电路设为高阻态，锁相环处于捕捉状态； 步骤B :通过本文档来自技高网...

【技术保护点】
种闭环频率自动校准电路，用于校准锁相环的压控振荡器的频率，其特征在于：其包括钳位电路、电压偏置电路、细调比较器、处理器、第一计数器和第二计数器；电压偏置电路用于产生细调上限电压和细调下限电压，其中，细调上限电压大于细调下限电压；该细调比较器包括用于接收细调上限电压的第一输入端、用于接收细调下限电压的第二输入端、用于接收压控振荡器的控制电压的第三输入端、用于输出细调上限比较信号的第一输出端以及用于输出细调下限比较信号的第二输出端；该细调比较器用于将细调上限电压和细调下限电压分别与来自压控振荡器的控制电压进行比对，若控制电压大于细调上限电压，则该细调上限比较信号为第五电平信号，若控制电压小于细调上限电压，则该细调上限比较信号为第六电平信号；若控制电压大于细调下限电压，则该细调下限比较信号为第七电平信号，若控制电压小于细调下限电压，则该细调下限比较信号为第八电平信号，该第五电平信号和第六电平信号不相同，该第七电平信号和第八电平信号不相同；当该细调上限比较信号出现为第五电平信号时，处理器控制第一计数器开始对第五电平信号持续的时钟周期个数进行计数，若在预设的N个时钟周期内，该细调上限比较信号保持为第五电平信号，处理器减小压控振荡器的电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；当该细调下限电压为第八电平信号，处理器控制第二计算器开始对第八电平信号持续的时钟周期个数进行计数，若在N个时钟周期内，细调下限电压始终保持为第八电平信号，处理器增大压控振荡器的电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；当细调上限比较信号为第六电平信号或该细调下限比较信号为第七电平信号时，处理器不调整压控振荡器的电容阵列的电容阵列控制字；其中，N和M均为正整数。...

【技术特征摘要】
1.一种闭环频率自动校准电路，用于校准锁相环的压控振荡器的频率，其特征在于 其包括钳位电路、电压偏置电路、细调比较器、处理器、第一计数器和第二计数器；电压偏置电路用于产生细调上限电压和细调下限电压，其中，细调上限电压大于细调下限电压；该细调比较器包括用于接收细调上限电压的第一输入端、用于接收细调下限电压的第二输入端、用于接收压控振荡器的控制电压的第三输入端、用于输出细调上限比较信号的第一输出端以及用于输出细调下限比较信号的第二输出端；该细调比较器用于将细调上限电压和细调下限电压分别与来自压控振荡器的控制电压进行比对，若控制电压大于细调上限电压，则该细调上限比较信号为第五电平信号，若控制电压小于细调上限电压，则该细调上限比较信号为第六电平信号；若控制电压大于细调下限电压，则该细调下限比较信号为第七电平信号，若控制电压小于细调下限电压，则该细调下限比较信号为第八电平信号，该第五电平信号和第六电平信号不相同，该第七电平信号和第八电平信号不相同；当该细调上限比较信号出现为第五电平信号时，处理器控制第一计数器开始对第五电平信号持续的时钟周期个数进行计数，若在预设的N个时钟周期内，该细调上限比较信号保持为第五电平信号，处理器减小压控振荡器的电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于闻阻态；当该细调下限电压为第八电平信号，处理器控制第二计算器开始对第八电平信号持续的时钟周期个数进行计数，若在N个时钟周期内，细调下限电压始终保持为第八电平信号， 处理器增大压控振荡器的电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；当细调上限比较信号为第六电平信号或该细调下限比较信号为第七电平信号时，处理器不调整压控振荡器的电容阵列的电容阵列控制字；其中，N和M均为正整数。2.如权利要求1所述的闭环频率自动校准电路，其特征在于闭环频率自动校准电路还包括粗调比较器，该电压偏置电路还用于产生粗调上限电压和粗调下限电压，其中，该粗调上限电压大于粗调下限电压，该粗调上限电压大于细调上限电压，粗调下限电压小于细调下限电压；该粗调比较器包括用于接收粗调上限电压的第一输入端、用于接收粗调下限电压的第二输入端、用于接收压控振荡器的控制电压的第三输入端、用于输出粗调上限比较信号的第一输出端以及用于输出粗调下限比较信号的第二输出端；该粗调比较器用于将粗调上限电压和粗调下限电压分别与控制电压进行比对，若控制电压大于粗调上限电压，则该粗调上限比较信号为第一电平信号，若控制电压小于粗调上限电压，则该粗调上限比较信号为第二电平信号；若控制电压大于粗调下限电压，则该粗调下限比较信号为第三电平信号，若控制电压小于粗调下限电压，则该粗调下限比较信号为第四电平信号，其中，该第一电平信号和第二电平信号不相同，该第三电平信号和第四电平信号不相同；当该细调上限比较信号出现为第五电平信号时，处理器控制第一计数器开始对第五电平信号持续的时钟周期个数进行计数，若在预设的N个时钟周期内，该细调上限比较信号保持为第五电平信号，粗调比较器将粗调上限电压与控制电压进行比对，若控制电压大于粗调上限电压，处理器根据二分法进行减小电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；若控制电压小于粗调上限电压，处理器对电容阵列的电容阵列控制字进行减一，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；当该细调下限电压为第八电平信号，处理器控制第二计算器开始对第八电平信号持续的时钟周期个数进行计数，若在N个时钟周期内，细调下限电压始终保持为第八电平信号， 粗调比较器将预设的粗调下限电压与控制电压进行对比，若控制电压小于粗调下限电压， 处理器根据二分法进行增加电容阵列的电容阵列控制字，同时处理器控制钳位电路将压控振荡器的控制电压上拉至预设的电位，持续M个时钟周期后控制钳位电路处于高阻态；若控制电压大于粗调下限电压，处理器对电容阵列的电容阵列控制字进行加一，同时，处理器控制钳位电路将控制电压上拉为预设的电位，持续M个时钟周期后控制钳位电路处于...

【专利技术属性】
技术研发人员：张丽娟，陈红林，石磊，刘渭，王明照，王祥炜，符卓剑，胡思静，李正平，张弓，杨寒冰，
申请(专利权)人：广州润芯信息技术有限公司，
类型：发明
国别省市：