一种相变内存装置制造方法及图纸

本发明专利技术提供一种相变内存装置，该相变内存装置包括内存控制器和内存条，其中，所述内存条由多片非易失性相变内存芯片和易失性DRAM芯片组成；所述非易失性相变内存芯片和易失性DRAM芯片部分分别通过各自数据总线与内存控制器连接。本发明专利技术通过采用相变内存芯片和DRAM芯片的混合结构，使得更频繁被读写的数据被放置于易失性DRAM芯片中。由于DRAM芯片的读写速度比相变内存芯片高，而且不存在写损耗问题，因此降低了相变内存的平均写入次数，提高了寿命，同时也降低了内存条整体的功耗。

【技术实现步骤摘要】

本专利技术涉及计算机系统结构
，特别涉及一种相变内存装置。
技术介绍
计算机内存的性能提升速度远远落后于处理器性能提升的速度。相对于处理器来说，内存访问延迟以每十年5倍的速度增长，这种系统结构的失衡，形成了阻碍处理器性能提升的“存储墙”，从而使得内存系统成为整个计算机系统的性能瓶颈之一。为了解决这一问题，很多新的内存技术被提出来。相变内存PCM就是其中之一。因为相变内存具有存储密度高，非易失性等特点。有希望替代现有的DRAM内存。但是，相变内存具有写磨损的缺点，即写入次数有限。目前的工艺水平下，平均每bit相变内存存储器件的寿命为IO6 IO9次之间。如何减少相变内存的写入磨损成为目前研究的重点。目前改善相变内存磨损的方法主要分为3大类。第一类是写缓存方法。该方法为相变内存模块添加了一个由DRAM芯片构成的缓存。该缓存将频繁访问的地址中的数据缓存下来，直到有新的数据将其换出。该方法可以在一定程度上减少对某一地址频繁写入造成的过度磨损。第二类方法是写均衡。该方法通过地址重映射表将写入某一地址的数据映射到其它地址中。通过这种重映射，一定程度上消除了对某一地址频繁写入时造成的过度磨损。第三类方法为先读后写。即在写入一个地址单元时，先读取该单元的数值并与待写入的值做比较，如果相同，则不写入。该方法通过消除冗余写来减少对相变内存芯片的磨损。但根据实验，不同相变内存芯片间的磨损还是存在差异。这将造成短板效应，即某些相变内存芯片被过度磨损。
技术实现思路
(一 )所要解决的技术问题本专利技术的目的是提出一种相变内存装置，该装置可以减少并均衡对相变内存写入磨损，以消除目前没有考虑到的字内的不均衡磨损问题缺点。( 二 )技术方案本专利技术提供一种相变内存装置，该内存装置包括内存控制器和内存条，其特征在于，所述内存条由多片相变内存芯片和多片DRAM芯片组成；所述相变内存芯片部分和DRAM芯片部分分别通过各自数据总线与内存控制器连接。优选的，所述内存控制器分为上下两层，下层，用于控制每一片DRAM或相变内存芯片的独立读写；上层，用于缓存需要读写的数据，并解决数据的不同步到达。优选的，其特征在于，所述DRAM芯片和同等数量的相变内存芯片共同存储内存地址中的高位数据部分或者低位数据部分,其余相变内存芯片存储内存地址中的中间位部分。优选的，其特征在于，所述DRAM芯片在小尾模式下对应高位地址；在大尾模式下对应低位地址。优选的，所述内存控制器兼容单通道或多通道形式的混合内存条。一种基于本专利技术相变内存装置的数据读写方法，该方法包括S1、写内存时，低位或者高位数据写入DRAM芯片，中间位部分数据写入相变内存-H-* I I心片；S2、读取内存数据时，一个内存地址中的高位数据部分或者低位数据部分从DRAM芯片中读取，中间位部分从相变内存芯片中读取。优选的，在步骤SI后还包括在一定的周期间隔后或者在系统关机如，将DRAM芯片内数据写回到该周期内没有写入数据的对应的相变内存芯片内的步骤。(三)有益效果本专利技术通过采用相变内存芯片和DRAM芯片的混合结构，使得更频繁被读写的数据被放置于DRAM芯片中。由于DRAM芯片的读写速度比相变内存芯片高，读写功耗小，而且不存在写损耗问题，因此降低了相变内存的平均写入次数，提高了寿命。同时也降低了内存条的功耗。同时该架构可以减少并均衡对相变内存写入磨损，消除目前方法中没有考虑到的字内的不均衡磨损的缺点。附图说明图1为相变内存装置的结构示意图；图2为基于本专利技术相变内存装置的数据读写方法流程图。具体实施例方式下面结合附图和具体实施例对本专利技术做进一步详细说明。本专利技术提供了一种相变内存装置，其装置如图1所示，该装置包括内存控制器和内存条，其中，内存条由8片非易失性相变内存芯片和2片易失性DRAM芯片组成，为64比特位宽；8片相变内存芯片部分通过64比特位宽数据总线与内存控制器连接；2片DRAM芯片通过6或16比特位宽数据总线与内存控制器连接；进行控制信号的收发。该相变内存装置还可包括缓存，缓存通过缓存总线与内存控制器连接。DRAM芯片的读写速度比相变内存高，读写功耗小，而且不存在写损耗问题。其中，内存控制器分为上下两层下层负责每一片DRAM或相变内存芯片的独立读写控制；上层负责缓存需要读写的数据，并解决由于DRAM和相变内存读写时序不同带来的数据不同步到达问题。内存控制器可以兼容单通道或多通道形式的混合内存条。为了有更好的减少相变内存的写入次数，一个内存地址中的高位数据部分或者低位数据部分由DRAM芯片和同等数量的相变内存芯片共同存储，但可以不同时被读写，中间位部分由相变内存芯片存储。其中DRAM芯片可以对应任一位地址，优选的，DRAM芯片在小尾模式下对应高位地址；在大尾模式下对应低位地址。这样降低了相变内存的平均写入次数，提高了寿命；同时也降低了内存条的功耗；本专利技术还提供了一种基于本专利技术相变内存装置的计算机读写数据的读写方法，如图2所示步骤流程图，该方法为S1、计算机写内存时，其中低位或者高位数据首先写入DRAM芯片，而不写入相变内存芯片，只有中间位部分数据写入相变内存芯片。这样在减少相变内存的写入次数的同时减少并均衡对相变内存写入磨损，消除目前方法中没有考虑到的字内不均衡磨损的缺点S2、在一定的周期间隔后或者在系统关机前，将DRAM芯片内数据写回到对应的相变内存芯片内即没有写入数据的相变内存芯片中。S3、读取内存数据时，一个内存地址中的高位数据部分或者低位数据部分从DRAM芯片中读取，中间位部分从相变内存芯片中读取。其中，为了提高相变内存的安全性，故意使得断电后存储的不是全部内容，可不将易失性DRAM芯片内数据写回到对应的非易失性相变内存芯片中。该计算机数据缓存方法，减少了相变内存的平均写损耗，延长了相变内存的寿命，降低了功耗。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种相变内存装置，该装置包括内存控制器和内存条，其特征在于，所述内存条由多片相变内存芯片和多片DRAM芯片组成；所述相变内存芯片部分和DRAM芯片部分分别通过各自数据总线与内存控制器连接。

【技术特征摘要】
1.一种相变内存装置，该装置包括内存控制器和内存条，其特征在于，所述内存条由多片相变内存芯片和多片DRAM芯片组成；所述相变内存芯片部分和DRAM芯片部分分别通过各自数据总线与内存控制器连接。2.如权利要求1所述相变内存装置，其特征在于，所述内存控制器分为上下两层下层，用于控制每一片DRAM或相变内存芯片的独立读写；上层，用于缓存需要读写的数据，并解决数据的不同步到达。3.如权利要求1所述相变内存装置，其特征在于，所述内存控制器兼容单通道或多通道形式的混合内存条。4.如权利要求1所述相变内存装置，其特征在于，所述DRAM芯片和同等数量的相变内存芯片共同被映射为内存地址中的高位数据部分或者低位数据部分，...

【专利技术属性】
技术研发人员：汪东升，高鹏，王海霞，
申请(专利权)人：清华大学，
类型：发明
国别省市：