本发明专利技术实施例公开了一种电路测试控制方法及装置，包括，在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号，将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。相应的，本发明专利技术实施例还公开了一种电路测试控制装置。本发明专利技术实施例所提供的电路测试控制方法及装置，利用测试口令，控制测试模式信号进入SOC芯片，增加了启动SOC芯片测试项的条件，提高了SOC芯片的安全性，同时，通过输入相应的测试口令和测试模式信号，可以直接实现测试项的转换，使得测试过程更简洁。
【技术实现步骤摘要】
本专利技术涉及微电子芯片
，更具体而言，涉及一种电路测试控制方法及装置。
技术介绍
SOC (片上系统，System On a Chip)是指在单个芯片上集成一个完整的系统，包括必要的功能模块，例如，数字逻辑模块包含中央处理器、总线单元；模拟模块包括存储器、电源系统、时钟晶振。由于SOC的高效集成性能，SOC成为替代集成电路的主要解决方案，而且已经成为当前微电子芯片发展的必然趋势。而在一般芯片的生产过程中，要对芯片的各部分模块分别进行测试，以便于判断芯片的好坏。在芯片测试模式下，芯片内所有的资源都是开放，并不受权限的保护，攻击者会利用这一点对芯片进行攻击并获取芯片的信息和数据。对于SOC的测试，通过接通SOC的相应测试管脚进入测试模式，外部控制信号发出相应的测试模式选择信号，启动芯片内部相应的测试项，进入测试。在完成当前测试项后，需要先下电，接通相应的测试管脚后，转换到另一个相应测试项。上述进入SOC测试的方式，过于简单，使得SOC芯片信息和数据安全性受到很大的威胁，同时，转换测试项的方式繁琐，使得测试过程很不方便。
技术实现思路
本专利技术实施例提供一种电路测试控制方法和装置，以提高SOC芯片上数据的安全性。本专利技术实施例提供下述技术方案第一方面，本专利技术实施例提供了一种电路测试控制方法，包括在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号；将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。可选的，当接收到的第一测试口令为不同的多条第一测试口令时，所述将第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片具体为将所述不同的多条第一测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片。可选的，在对所述第一测试项测试结束后，所述方法还包括接收第二测试口令，以及与所述第二测试口令对应的第二测试模式信号；将所述第二测试口令与所述预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。可选的，当接收到的第二测试口令为不同的多条第二测试口令时，所述将第二测试口令与预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片具体为将所述不同的多条第二测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片。可选的，在测试结束后，所述方法还包括将所述测试模式切换为正常应用模式。可选的，所述将测试模式切换为正常应用模式具体包括通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。第二方面，本专利技术实施例还提供了另一种电路测试控制方法，包括在进入测试模式后，接收多条测试口令，以及与所述多条测试口令对应的多个测试模式信号；将所述多条测试口令中的每条测试口令分别与预设口令进行匹配，并将匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。。第三方面，本专利技术实施例还提供了一种电路测试控制装置，包括第一接收单元用于接收第一测试口令；第二接收单元用于接收与所述第一测试口令对应的第一测试模式信号；匹配单元用于将所述第一测试口令与预设口令进行匹配；输入单元用于在所述第一测试口令与预设口令匹配成功后，将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。可选的，所述第一接收单元接收到的第一测试口令为不同的多条第一测试口令时，所述匹配单元，还用于将所述不同的多条第一测试口令分别与预设口令进行匹配；所述输入单元还用于在所述匹配单元将所述不同的多条第一测试口令分别与预设口令全部匹配成功时，将所述第一测试模式信号输入所述片上系统SOC芯片。可选的，所述第一接收单元还用于接收第二测试口令；所述第二接收单元还用于接收与所述第二测试口令对应的第二测试模式信号；所述匹配单元还用于将所述第二测试口令与预设口令进行匹配；所述输入单元还用于在所述第二测试口令与预设口令匹配成功后，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。可选的，所述第一接收单元接收到的第二测试口令为不同的多条第二测试口令时，所述匹配单元，还用于将所述不同的多条第二测试口令分别与预设口令进行匹配；所述输入单元还用于在所述匹配单元将所述不同的多条第二测试口令分别与预设口令全部匹配成功时，将所述第二测试模式信号输入所述片上系统SOC芯片。可选的，还包括切换单元用于在测试结束后，将所述测试模式切换为正常应用模式。可选的，所述切换单元，具体用于在测试结束后，通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。第四方面，本专利技术实施例还提供了另一种电路测试控制装置，包括第一接收单元用于接收多条测试口令；第二接收单元用于接收与所述多条测试口令对应的多个测试模式信号；匹配单元用于将所述多条测试口令中的每条测试口令分别与预设口令进行匹配；输入单元用于将所述匹配单元匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。由以上技术方案可知，本专利技术实施例所提供的电路测试控制方法及装置，需要输入测试口令，并且所述测试口令与预设口令相互匹配，测试模式信号才能输入SOC芯片对对应测试项进行测试，与现有技术相比，增加了启动SOC芯片测试项的条件，大大提高了SOC芯片上数据和信息的安全性。另外，通过改变测试口令和测试模式信号可以直接实现测试项的转换，或者，同时对多项测试项进行并行测试，使得测试过程更简洁、方便。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本专利技术的上述及其它目的、特征和优势将更加清晰。图1为本专利技术实施例提供的一种电路测试控制方法的流程图；图2为本专利技术实施例提供的一种电路测试控制方法的另一流程图；图3为本专利技术实施例提供的一种电路测试控制方法的又一流程图；图4为本专利技术实施例提供的一种电路测试控制装置的结构示意图；图5为本专利技术实施例提供的第二种电路测试控制装置的另一结构示意图；图6为本专利技术提供的一种电路测试控制示例的电路连接示意图；图7为图6中侦测电路的连接示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图1，为本专利技术实施例提供的第一种电路测试控制方法的流程图本文档来自技高网...
【技术保护点】
一种电路测试控制方法，其特征在于，包括：在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号；将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。
【技术特征摘要】
1.一种电路测试控制方法，其特征在于，包括 在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号; 将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。2.如权利要求1所述的方法，其特征在于，当接收到的第一测试口令为不同的多条第一测试口令时， 所述将第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片具体为 将所述不同的多条第一测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片。3.如权利要求1所述的方法，其特征在于，在对所述第一测试项测试结束后，所述方法还包括 接收第二测试口令，以及与所述第二测试口令对应的第二测试模式信号； 将所述第二测试口令与所述预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。4.如权利要求3所述的方法，其特征在于，当接收到的第二测试口令为不同的多条第二测试口令时， 所述将第二测试口令与预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片具体为 将所述不同的多条第二测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片。5.如权利要求1至4任一项所述的方法，其特征在于，在测试结束后，所述方法还包括将所述测试模式切换为正常应用模式。6.如权利要求5所述的方法，其特征在于，所述将测试模式切换为正常应用模式具体包括通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。7.一种电路测试控制方法，其特征在于，包括 在进入测试模式后，接收多条测试口令，以及与所述多条测试口令对应的多个测试模式信号; 将所述多条测试口令中的每条测试口令分别与预设口令进行匹配，并将匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。8.一种电路测试控制装置，其特征在于，包括 第一接收单元用于接收第一测试口令； 第二接收单元用于接收与所述第一测试口令对应的第...
【专利技术属性】
技术研发人员：滕虓宇，张炜，马文波，于立波，
申请(专利权)人：北京华大信安科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。