行驱动电路以及薄膜晶体管液晶显示器制造技术

本实用新型专利技术提供了一种行驱动电路以及薄膜晶体管液晶显示器，通过将m个移位寄存器分成a组，由此可避免实现线反转等像素电平极性反转技术时，频繁的进行反转切换，从而避免了造成薄膜晶体管液晶显示器的功耗增加的问题，进而提高了薄膜晶体管液晶显示器的竞争力。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及液晶显示器
，特别涉及一种行驱动电路以及薄膜晶体管液晶显示器。
技术介绍
薄膜晶体管液晶显示器具有低电压、微功耗、显示信息量大、易于彩色化等优点，在当前的显示器市场占据了主导地位。其已被广泛应用于电子计算机、电子记事本、移动电话、摄像机、高清电视机等电子设备中。薄膜晶体管液晶显示器包括mXn个像素阵列，行驱动电路及列驱动电路，其中，所述行驱动电路向所述mXn个像素阵列提供栅极信号，所述列驱动电路向所述mXn个像素阵列提供数据信号。请参考图1，其为现有的行驱动电路的原理示意图。如图1所示，所述行驱动电路包括m个移位寄存器，所述m个移位寄存器分别为产生第一栅极驱动信号Gatel的第一个移位寄存器SRl、产生第二栅极驱动信号Gate2的第二个移位寄存器SR2至产生第m栅极驱动信号Gate (m)的第m个移位寄存器SR (m),每个移位寄存器包括一输入端及一输出端，其中，前一个移位寄存器的输出端与后一个移位寄存器的输入端连接(即对于两个移位寄存器而言的话，在前的一个移位寄存器的输出端与在后的一个移位寄存器的输入端连接)。此外，每个移位寄存器还包括一高电平Vgh连接端、一低电平Vgl连接端、一第一时钟CKl连接端、一第二时钟CK2连接端、一复位Reset端以及一栅极驱动信号输出端。对于第一个移位寄存器SRl，其输入端接收的输入信号为起始信号STV,即与起始信号STV端连接；而对于第m个移位寄存器SR (m)，其输出端可不与其它部件连接，或者说输出端不输出信号。现有技术中，为了避免薄膜晶体管液晶显示器出现残影问题，往往需要采用像素电平极性反转的技术。例如，若要实现线反转(line inversion)技术的话(请参考图2)，只能使得列驱动电路所提供的数据信号不停的进行(电平)反转切换(相应的电平信号请参考图3)。由此，将造成薄膜晶体管液晶显示器的功耗增加，降低了薄膜晶体管液晶显示器的竞争力。
技术实现思路
本技术的目的在于提供一种行驱动电路以及薄膜晶体管液晶显示器，以解决现有技术中在实现线反转等像素电平极性反转技术时，将造成薄膜晶体管液晶显示器的功耗增加的问题。为解决上述技术问题，本技术提供了一种行驱动电路，包括:m个移位寄存器，所述m个移位寄存器按序分别为产生第一栅极驱动信号的第一个移位寄存器、产生第二栅极驱动信号的第二个移位寄存器至产生第m栅极驱动信号的第m个移位寄存器，所述m个移位寄存器分成a组，a组移位寄存器单向连接，每组中的移位寄存器按序连接，其中，第一个移位寄存器所在的组为第一组，m和a均为大于等于2的自然数。可选的，在所述的行驱动电路中，每组中的移位寄存器所产生的栅极驱动信号所控制的像素的电平极性相同。可选的，在所述的行驱动电路中，a为2。可选的，在所述的行驱动电路中，第奇数个移位寄存器组成一组；第偶数个移位寄存器组成另一组。可选的，在所述的行驱动电路中，第4b+l个和第4b+2个移位寄存器组成一组；第4b+3个和第4b+4个移位寄存器组成另一组，其中b为非负整数。可选的，在所述的行驱动电路中，每个移位寄存器包括一输入端及一输出端，每组中的移位寄存器按序连接为序号在前的移位寄存器的输出端与序号最靠近的在后的移位寄存器的输入端连接。可选的，在所述的行驱动电路中，前一组的最后一个移位寄存器的输出端与后一组的第一个移位寄存器的输入端连接。可选的，在所述的行驱动电路中，所述第一个移位寄存器的输入端与一起始信号端连接。可选的，在所述的行驱动电路中，每个移位寄存器还包括一高电平连接端、一低电平连接端、一第一时钟连接端、一第二时钟连接端、一复位端及一栅极驱动信号输出端。本技术还提供一种薄膜晶体管液晶显示器，包括mXη个像素阵列；行驱动电路，所述行驱动电路包括m个移位寄存器，所述m个移位寄存器按序分别为产生第一栅极驱动信号的第一个移位寄存器、产生第二栅极驱动信号的第二个移位寄存器至产生第m栅极驱动信号的第m个移位寄存器，所述m个移位寄存器分成a组，a组移位寄存器单向连接，每组中的移位寄存器按序连接，其中，第一个移位寄存器所在的组为第一组，m和a均为大于等于2的自然数；列驱动电路，所述列驱动电路包括η列数据信号输出端，其中，η为自然数；其中，m个移位寄存器分别与m行像素耦接，η列数据信号输出端分别与η列像素耦接。可选的，在所述的薄膜晶体管液晶显示器中，每组中的移位寄存器所产生的栅极驱动信号所控制的像素的电平极性相同。可选的，在所述的薄膜晶体管液晶显示器中，a为2。可选的，在所述的薄膜晶体管液晶显示器中，第奇数个移位寄存器组成一组；第偶数个移位寄存器组成另一组。可选的，在所述的薄膜晶体管液晶显示器中，第4b+l个和第4b+2个移位寄存器组成一组；第4b+3个和第4b+4个移位寄存器组成另一组，其中b为非负整数。可选的，在所述的薄膜晶体管液晶显示器中，每个移位寄存器包括一输入端及一输出端，每组中的移位寄存器按序连接为序号在前的移位寄存器的输出端与序号最靠近的在后的移位寄存器的输入端连接。可选的，在所述的薄膜晶体管液晶显示器中， 前一组的最后一个移位寄存器的输出端与后一组的第一个移位寄存器的输入端连接。可选的，在所述的薄膜晶体管液晶显示器中，所述第一个移位寄存器的输入端与一起始信号端连接。可选的，在所述的薄膜晶体管液晶显示器中，每个移位寄存器还包括一高电平连接端、一低电平连接端、一第一时钟连接端、一第二时钟连接端、一复位端及一栅极驱动信号输出端。在本技术提供的行驱动电路以及薄膜晶体管液晶显示器中，通过将m个移位寄存器分成a组，由此可避免实现线反转等像素电 平极性反转技术时，频繁的进行反转切换，从而避免了造成薄膜晶体管液晶显示器的功耗增加的问题，进而提高了薄膜晶体管液晶显示器的竞争力。附图说明图1是现有的行驱动电路的原理不意图；图2是像素电平实现线反转的示意图；图3是像素电平实现线反转时的电平信号示意图；图4是本技术实施例一的行驱动电路的原理示意图；图5是本技术实施例一的像素电平实现线反转时的电平信号示意图；图6是本技术实施例二的行驱动电路的原理示意图；图7是像素电平实现双线反转的示意图。具体实施方式以下结合附图和具体实施例对本技术提出的行驱动电路以及薄膜晶体管液晶显示器作进一步详细说明。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。实施例一请参考图4,其为本技术实施例一的行驱动电路的原理示意图。如图4所示，所述行驱动电路包括m个移位寄存器，所述m个移位寄存器按序分别为产生第一栅极驱动信号Gatel的第一个移位寄存器SR1、产生第二栅极驱动信号Gate2的第二个移位寄存器SR2至产生第m栅极驱动信号Gate (m)的第m个移位寄存器SR (m)，所述m个移位寄存器分成a组，a组移位寄存器单向连接(即前一组移位寄存器组与后一组移位寄存器组连接，后一组移位寄存器组与第三组移位寄存器组连接)，每组中的移位寄存器按序连接(即序号在前的移位寄存器与序号在后的移位寄存器连接，例如，有三个移位寄存器第一个移位寄存器、第三个移位寄存器及第五个移位寄存器本文档来自技高网...

【技术保护点】
一种行驱动电路，用于薄膜晶体管液晶显示器，其特征在于，包括：m个移位寄存器，所述m个移位寄存器按序分别为产生第一栅极驱动信号的第一个移位寄存器、产生第二栅极驱动信号的第二个移位寄存器至产生第m栅极驱动信号的第m个移位寄存器，所述m个移位寄存器分成a组，a组移位寄存器单向连接，每组中的移位寄存器按序连接，其中，第一个移位寄存器所在的组为第一组，m和a均为大于等于2的自然数。

【技术特征摘要】

【专利技术属性】
技术研发人员：周秀峰，
申请(专利权)人：厦门天马微电子有限公司，
类型：实用新型
国别省市：